-
IEEE_030_powerworld
The IEEE 30-bus modified test system has 6 synchronous machines with IEEE type-1 exciters, 4 of which are synchronous compensators, 36 buses, 37 transmission lines, 10 transformers and 21 constant impedance loads. The total load demand is 283.4 MW and 126.2 MVAr.
- 2020-07-03 02:20:02下载
- 积分：1
-
dianzhen
fpga实验板上16*16点阵显示汉字的程序-翻译结果fpga实验板上16*16点阵显示汉字的程序(Experimental fpga board 16* 16 dot matrix display Chinese program- translation results fpga experimental board 16* 16 dot matrix display Chinese characters in the program)
- 2013-12-24 16:28:00下载
- 积分：1
-
32_lvds_test
Xilinx 公司Spartan-6系列FPGA实现LVDS，带Modelsim仿真文件，已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
- 2020-11-30 20:59:27下载
- 积分：1
-
XILINX平台DDR3设计教程
从零开始的Xilinx DDR3 控制程序编写教程，利用MIS IP核通过自编逻辑实现对DDR3的读写，强烈推荐(This is a zero to start Xilinx DDR3 control program written tutorial, the use of MIS IP kernel through the self compiled logic to achieve DDR3 reading and writing, strongly recommended.)
- 2018-06-05 21:28:45下载
- 积分：1
-
PipelineCPU_5stage_verilog
管道 CPU 与 5 阶段： 如果、 ID EX MEM，WB。每个模块都有一台试验。它包含一个整个的 ISE 项目。您可以直接运行它。ROM 模块已预先存储指令作为一个实例。
- 2022-07-17 12:45:49下载
- 积分：1
-
放大內建圖片
应用背景
背景是DE2-70的板子，使用vga線，再用開關作為放大按鈕
sw3放大按鈕
sw2控制垂直水平放大
sw1控制放大2倍或4倍
需接上vga使用螢幕輸出
关键技术
技術的部份，vga的輸出一個，分為水平為字垂直位置掃描，之後還有圖檔的輸出
圖檔分為三原色，共8個顏色輸出
不過本例的重點為放大，控制其DELTA便可以控制圖片的大小
控制鈕為在板子上的SWITH
- 2023-01-31 22:40:04下载
- 积分：1
-
SPI verilog 源代码
串行外设接口或 SPI 总线是一个同步串行数据链接，一个事实上的标准，由摩托罗拉命名，在全双工模式下运行
。它用于短的距离，单掌握沟通的例如在嵌入式的系统、 传感器和 SD 卡。设备在哪里主设备启动数据帧的主从
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-03-22 00:33:48下载
- 积分：1
-
DEBOUNCE
DEBOUNCEfpga的实现，运用软件实现数码管的变化(fpga of the)
- 2013-06-03 18:25:49下载
- 积分：1
-
PID
说明： 利用Verilog语言实现PID增量式控制，输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
- 2020-04-24 10:06:59下载
- 积分：1
-
FPGA NIOS II W5500
Altera FPGA NIOS II 通过W5500芯片完成网络TCP/IP通讯。
- 2022-08-10 04:58:17下载
- 积分：1
