-
并行进，串行出的verilog源代码
此简化程序模拟并行进，串行出。在 Altera 开发板上成功实施。
在并行进，串行出的情况下，数据以串行方式接受，并且输出后一定数量的时钟周期。
- 2022-05-16 03:09:51下载
- 积分：1
-
2018全国大学生FPGA大赛封闭测试上机题
说明： 2018全国大学生FPGA创新设计大赛南京总决赛封闭测试题目，以及自己编写的verilog和testbench，欢迎学习借鉴(The closed test topic of the 2018 National Undergraduate FPGA innovation design competition Nanjing finals, as well as Verilog and testbench compiled by ourselves, are welcome to learn)
- 2020-11-23 22:39:33下载
- 积分：1
-
SASX
Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
- 2020-06-24 11:40:02下载
- 积分：1
-
9_ImageMorphologic
基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像形态学部分,腐蚀,膨胀,细化算法(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image morphology section, corrosion, swelling, thinning algorithm)
- 2020-10-23 17:17:22下载
- 积分：1
-
LineBuffer仿真
在Verilog的编写中，IP核的调用会使项目的开发更加方便快捷，对于初学者来说，IP核调用很抽象，通过一个具体的简单的的例子可以使大家更清晰明了的理解IP核的调用，对Verilog的学习是有帮助的。
- 2022-12-06 13:50:04下载
- 积分：1
-
VERILOG比较器设计
VERILOG比较器设计，属于数字电子技术实验入门的资料。
- 2022-01-31 04:02:11下载
- 积分：1
-
flash
本程序是fpga控制flash的读写程序，包括了程序和仿真时的测试文件(fpga flash)
- 2013-07-21 14:47:36下载
- 积分：1
-
ICAP 回读处理
通过 ICAP 回读 FPGA内部state register 的状态值。通过状态机控制ICAP，然后写入命令，读取数据，等待三个周期后出现数据。过程中CSIB和RDWRB有一个时序关系，还需要对ICAP输入命令进行bit swap
- 2022-04-10 01:05:17下载
- 积分：1
-
AHB
AHB_Verificaion_Code
- 2020-10-21 12:07:25下载
- 积分：1
-
Poorscope
poor scope is a vhdl implimentation pic micro controller
- 2013-02-02 13:01:17下载
- 积分：1
