登录
首页 » Verilog » DDR3 SDRAM con

DDR3 SDRAM con

于 2022-01-25 发布 文件大小:1.21 kB
0 172
下载积分: 2 下载次数: 2

代码说明:

基于 Xilinx FPGA,verilog 源代码,DDR3 SDRAM 控制。此程序分布在希望它有用,但没有任何担保; 你可以下载代码,并使用它自由。希望它能帮助你。谢谢你在检查。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PWM
    通过一个计数器来实现输出信号的占空比要求,可以将duty_cycle分配到拨码开关上,LED分配到发光二极管上,然后调节拨码开关,即可看到LED的亮度发生变化.(The duty cycle of the output signal can be assigned to the dial switch by a counter, and the LED can be assigned to the light emitting diode. Then the brightness of the LED can be seen by adjusting the dial switch.)
    2020-06-16 13:20:02下载
    积分:1
  • 256M_sdram_OK
    改自特权同学verilog语言写sdram测试程序;支持256M内存(verilog sdram )
    2013-12-23 16:15:43下载
    积分:1
  • ps2
    使用verliog实现ps2键盘接口的驱动,通过altera cyclone 第四代验证通过(Use verliog implement ps2 keyboard interface driven by a fourth-generation verified by altera cyclone)
    2015-12-17 16:28:38下载
    积分:1
  • hm
    说明:  汉明编码和解码的硬件描述语言(verilog),其被编解码的数据为M序列。 建议运行软件为Quartus.(failed to translate)
    2011-05-08 15:19:39下载
    积分:1
  • i2c-configure-SAA7113
    i2c配置SAA7113,非常有用的程序,做视频采集类必看(i2c configure SAA7113)
    2013-12-25 16:37:37下载
    积分:1
  • xilinx读取DEVICE DNA源码
    网上有类似的源码(dna_rd.v)但是有错误,里面第133行起,有两句没有放在begin end 里面,原本执行s6的状态机是有选择的进入s5或s7,而遗漏begin end 是直接进入s7,因此执行错误,dna读取全为0
    2022-10-06 07:35:03下载
    积分:1
  • hilbert
    用VHDL实现了希尔伯特滤波器,即就是幅度不变,而相位移动90度(use vhdl to accomplish the hilbert filter)
    2020-12-29 18:09:02下载
    积分:1
  • SERDES_handbook
    SERDES资料,包括reliability_handbook,serdes_handbook,serdes_introduction(SERDES doc,include reliability_handbook,serdes_handbook,serdes_introduction)
    2017-01-12 18:28:41下载
    积分:1
  • FPGA DDS
    使用DE2实现DDS,步骤简单,配置管脚可自查看(Using DE2 to realize DDS, the steps are simple and the pins can be self-checked.)
    2020-06-23 10:00:01下载
    积分:1
  • ulpiereport.tar
    开源的ULPI IP核,可用于USB3300芯片的开发(openSource ULPI IP core which could be used for USB3300 chip development)
    2020-07-02 06:40:02下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载