登录
首页 » Verilog » AHB

AHB

于 2022-01-25 发布 文件大小:573.55 kB
0 108
下载积分: 2 下载次数: 1

代码说明:

// 4 entry deep fast fifo module fifo4(clk, rst, clr,  din, we, dout, re, full, empty); parameter dw = 8; input clk, rst; input clr; input   [dw:1] din; input we; output  [dw:1] dout; input re; output full, empty; //////////////////////////////////////////////////////////////////// // // Local Wires // reg     [dw:1] mem[0:3]; reg     [1:0]   wp; reg     [1:0]   rp; wire    [1:0]   wp_p1; wire    [1:0]   wp_p2; wire    [1:0]   rp_p1; wire full, empty; reg gb; ///////////////////////////////////

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA_merge
    关于FPGA排序算法的研究文献,有全排序和一些归并算法的文献介绍。(FPGA sequencing algorithm on the literature, there are some sort of sorting algorithm and the literature on the merger.)
    2016-11-22 21:12:56下载
    积分:1
  • 8B_10BENCODER
    基于8B10B的编解码模块的设计,使用verilog HDL语言,具有实用价值。(8B10B encoder)
    2014-05-23 16:39:25下载
    积分:1
  • DW_apb_timer
    verilog实现计时器timer,可直接用于芯片开发中。(verilog achieve timer, it can be directly used for chip development.)
    2016-04-05 22:37:39下载
    积分:1
  • TugasUAS_AuditTI_1504505017_Reguler
    说明:  ertyguhijop[lkjhvbn hiouopi][[poiuy
    2019-02-05 09:18:23下载
    积分:1
  • tlc5615
    TLC5615串行DA的驱动接口,采用verilog编程(TLC5615 driver DA serial interface using verilog programming)
    2009-04-27 11:59:22下载
    积分:1
  • v5_emac
    以太网的FPGA程序实现以太网的FPGA程序实现以太网的FPGA程序实现(enternet verilog fpga)
    2013-12-15 23:08:11下载
    积分:1
  • CPLD_DEMO_OK
    可以给VHDL初学者看的实例,全部经过验证(VHDL beginners can see examples of all the proven)
    2011-01-12 21:09:45下载
    积分:1
  • project_comfinal
    it can add two numbers and shows the answer
    2019-05-28 19:16:02下载
    积分:1
  • temperature
    温度传感器实验,将温控芯片的温度信号通过fpga用数码管显示(temperature display)
    2012-03-26 21:49:23下载
    积分:1
  • Риторика_Зачетная работа
    access must be conf urr arr
    2019-05-29 20:23:53下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载