登录
首页 » Verilog » SATA数据传输控制程序

SATA数据传输控制程序

于 2022-01-25 发布 文件大小:378.04 kB
0 107
下载积分: 2 下载次数: 2

代码说明:

SATA接口控制程序,在FPGA中实现,包含了底层协议,可以简便的实现了SATA接口固态硬盘(SSD)的读写。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga
    简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)
    2013-07-16 13:04:03下载
    积分:1
  • crc_verilog_xilinx
    各类CRC效验码 有CRC8-8 CRC16-8 CRC32-8 CRC12-4 CRC-CCIT-8(CONTAIN CRC8-8 CRC16-8 CRC32-8 CRC12-4 CRC-CCIT-8 )
    2021-03-10 22:59:26下载
    积分:1
  • ofdm_baseband_design_basedon_fpga
    基于Xilinx FPGA的OFDM通信系统基带设计一书的源代码 (this is source code from a book)
    2013-06-13 22:13:52下载
    积分:1
  • pcm的verilog实现
    代码已经有优化,实现了PCM的verilog实现,可以用来学习哦。适合对PCM初学者有很好的指导作用。希望能够帮助到你。代码已经有优化,实现了PCM的verilog实现,可以用来学习哦。适合对PCM初学者有很好的指导作用。希望能够帮助到你。
    2022-09-07 01:05:03下载
    积分:1
  • SoC_WishboneSystem
    SoC-Wishbone System IP核的VHDL语言源代码,需要的开发环境是QUARTUS II 6.0。(SoC-Wishbone System IP core VHDL language source code, the need for the development environment is QUARTUS II 6.0.)
    2008-01-03 11:14:59下载
    积分:1
  • ad5791
    在Quartus环境下编写,使用Cyclong系列芯片,配置七通道高精度AD5791,该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块,复位模块,命令接收是能配置模块。(AD5781,Digital signal convert to Analog signal)
    2021-04-20 14:28:50下载
    积分:1
  • dgnszsz
    多功能数字钟,在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)
    2013-09-20 10:20:31下载
    积分:1
  • altera
    altera官方的各种有用的参考资料,都是自己收集的,遇到问题可以很方便的查看(altera official variety of useful references, are their own collection, problems can easily view)
    2014-06-02 10:39:18下载
    积分:1
  • 单通道视频HDMI显示
    本实验将TW2867第一通道输出解复用以后进行BT.656格式的解析,然后将奇偶场合并为一帧存入DDR2,读取的时候使用双线 性插值算法,将原始的720 x576的分辨率放大到800x600,然后在HDMI口输出。
    2022-08-04 03:02:18下载
    积分:1
  • steper motor
    stepper motor module on spartan 6 and 24MHz clock fequency
    2019-03-10 15:44:31下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载