登录
首页 » Verilog » SATA数据传输控制程序

SATA数据传输控制程序

于 2022-01-25 发布 文件大小:378.04 kB
0 96
下载积分: 2 下载次数: 2

代码说明:

SATA接口控制程序,在FPGA中实现,包含了底层协议,可以简便的实现了SATA接口固态硬盘(SSD)的读写。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FFT
    很好的fft学习程序感兴趣的同学可以看哈,下载一下。(it is very good )
    2012-04-04 16:00:42下载
    积分:1
  • 卷积编码器217conv(171,133)
    卷积编码器217,已验证,    conv(171,133)  x1=1+d+d^2+d^3+d^6  x2=~(1+d^2+d^3+d^5+d^6)
    2022-03-24 06:03:28下载
    积分:1
  • DVI&Bt1120
    BT1120和DVI标准协议,分析了BT1120的视频书写格式,和DVI的编码格式(BT1120 and DVI standard protocol)
    2018-01-26 18:06:09下载
    积分:1
  • rscode
    R S编 解 码 实 现 代 码 verilog语言(RS CODE AND ENCODE)
    2013-05-19 16:19:55下载
    积分:1
  • audio_record_play
    基于xilinx fpga开发板的音频读写(audio record and play based on xilinx fpga)
    2021-01-16 14:28:45下载
    积分:1
  • VHDL-TESTBENCH
    VHDL TESTBENCH书写规范,对学习FPGA的同学很有帮助,掌握仿真语言书写规范。(VHDL TESTBENCH description of the norms, the students learn FPGA helpful, master the language of simulation techniques)
    2016-12-15 21:33:24下载
    积分:1
  • mu0
    基于Xilinx Spartan6的 一个简单的CPU MU0 VHDL(Based on a simple CPU Xilinx Spartan6 of MU0 VHDL)
    2020-12-07 08:29:22下载
    积分:1
  • Nexys 4 7 段显示器
    这是一个简单的方式来创建一个 verilog 模块为 7 段的目的,是很容易阅读和它可以测试您的 nexys 4 对 FPGA。
    2023-07-11 03:15:02下载
    积分:1
  • 平行 CRC verilog 代码生成器
    平行 CRC verilog生成器已经被写在 c + + 生成一个并行CRC verilog 代码,对于给定的用户定义的数据宽度和 CRC 多项式。这是从 outputlogic.com。这直接执行算法应用于该网站。
    2023-02-23 05:10:03下载
    积分:1
  • VHDL-for-engineers
    本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作 为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识 其中包括VHDL 语句语法基础知识第1 章第7 章逻辑综合与编程技术第9 章 有限状态机及其设计第10 章基于FPGA 的数字滤波器设计第11 章多种常用 的支持VHDL 的EDA 软件使用介绍第12 章VHDL 数字系统设计实践介绍第13 章和大学生电子设计赛题的VHDL 应用介绍第14 章全书列举了大量VHDL 设 计示例其中大部分经第12 章介绍的VHDL 综合器编译通过第13 章的程序绝大部分 都通过了附录介绍的EDA 实验系统上的硬件测试可直接使用书中还附有大量程序 设计和实验/实践方面的习题 本书可作为高等院校的电子工程通信工业自动化计算机应用技术电子对抗 仪器仪表数字信号处理图像处理等学科领域和专业的高年级本科生或研究生的VHDL 或EDA 技术课程的教材及实验指导也可作为相关专业技术人员的自学参考书(VHDL for engineers)
    2013-10-29 09:33:59下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载