登录
首页 » Verilog » IIC总线verilog源代码 已仿真 有测试文件

IIC总线verilog源代码 已仿真 有测试文件

于 2022-01-26 发布 文件大小:112.76 kB
0 207
下载积分: 2 下载次数: 5

代码说明:

资源描述 IIC总线verilog源代码,已经过编译 modelsim仿真,内含i2c.v  signal.v eeprom.v eeprom_wr.v 及addr.dat data.dat I2C(Inter-Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线,用于连接微控制器及其外围设备。I2C总线产生于在80年代,最初为音频和视频设备开发,如今主要在服务器管理中使用,其中包括单个组件状态的通信。  

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • UART_real_time_clock
    This is an UART real time clock
    2009-06-07 01:21:41下载
    积分:1
  • my_digital_clock
    数字钟,数字电子技术课程设计常用内容,基于basys3平台(Digital clock, digital electronic technology curriculum design commonly used, based on the basys3 platform)
    2015-06-25 19:59:57下载
    积分:1
  • DMA
    针对QUARTUS的DMA的VHDL代码实现(DMA Controller Code in VHDL)
    2009-07-04 23:14:32下载
    积分:1
  • gtwizard_254_127_ex_1113_3
    配置GTH ip的例子工程,选用7 series 芯片的GTH 113quad的四个通道,在程序中每个链路利用自己的恢复时钟进行数据解码,所以四个通道可以各自独立运行;成功工作在2.54Gb/s的链路状态,长时间(>24小时)的测试,误码率一直为0.(The GTH ip example project is configured with four channels of the GTH 113quad of the 7 series chip. Each link in the program uses its own recovery clock for data decoding, so the four channels can operate independently; the successful operation is at 2.54Gb/ The link state of s, long time (>24 hours) test, the bit error rate has been 0.)
    2019-06-17 21:33:56下载
    积分:1
  • 变采样滤波器的FPGA实现(25M<-->30.72M变采样)
    已经应用到USRP N210中,实现的部分是25M-->30.72M的变采样,以适应LTE协议对物理层的要求,代码已经仿真验证,并且在USRP的板子中实现(XIlinx)
    2022-08-20 05:07:27下载
    积分:1
  • 异步FIFO verilog源码及testbench
    异步FIFO,包括测试代码,可直接使用,测试时使能读写命令winc和rinc信号恒为1,测试其读写能力。
    2022-01-27 23:33:15下载
    积分:1
  • Verilog
    Verilog经典教程,很好的学习Verilog的书籍,对学习硬件编程很有帮助。(Verilog classic handbook, good learning Verilog books, to learn hardware programming helpful.)
    2013-08-19 11:02:51下载
    积分:1
  • eDP
    eDP接口TFT-LCD显示驱动原码(verilog+c)(eDP Interface TFT-LCD display driver source code (verilog+c))
    2020-10-17 09:17:27下载
    积分:1
  • FPGA控制LCD_Panel
    本人上网下载下来并调试过的,完全实现NIOS 点亮LCD_Panel,附件是驱动部分。
    2023-02-05 21:30:03下载
    积分:1
  • AXI VDMA 数据表
    这是针对采用赛灵思 AXI VDMA 的数据表。它涵盖 Xilinx AXI VDMA,框图的设计。AXI VDMA 的功能是以流式传输的视频数据,从外部存储器。
    2022-07-13 00:12:57下载
    积分:1
  • 696518资源总数
  • 106155会员总数
  • 8今日下载