-
fpga的模拟信号发生器
这是基于FPGAD的DDS(直接数字式频率合成器)信号发生器,使用的语言是硬件描述语言(Verilog),通过使用matlab生成的.mif文件,加载到ROM,IP核中,通过语言描述,可以产生频率和相位可调的模拟波形信号
- 2022-09-19 16:30:04下载
- 积分:1
-
hdb3_codedecode
说明: 用VERILOG实现的,hdb3编码器和解码器,经过前仿真和后仿真成功(Achieved with the VERILOG, hdb3 encoder and decoder, after a successful pre-simulation and post simulation)
- 2021-04-22 15:58:49下载
- 积分:1
-
DS28E01_final
基于SHA-1算法和DS28E01加密芯片的FPGA系统设计,该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序,包含仿真调试界面。(Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。)
- 2020-11-24 21:29:34下载
- 积分:1
-
Chebyshev-filter
利用matlab设计了一个切比雪夫滤波器,并且对滤波器性能进行了仿真分析。(Using the matlab design a chebyshev filter, and has carried on the simulation analysis on filter performance.
)
- 2013-09-05 20:04:36下载
- 积分:1
-
UDP
用FPGA中的三速以太网来实现UDP通信,功能强大(With a triple-speed Ethernet in the FPGA to implement UDP communication, powerful)
- 2013-03-08 18:27:38下载
- 积分:1
-
textiowrite
quartus ii 环境下,一个完整的利用TEXTIO仿真的源代码,包括读数据文件和输出数据到文件。(Under quartus ii environment, a complete simulation using TEXTIO source code, including reading data files and output data to a file.)
- 2014-02-03 23:56:30下载
- 积分:1
-
elevator-control
三层电梯的详细电路
Foundation版 包括强行开关门打断(Elevator control
Foundation project)
- 2011-09-26 17:57:56下载
- 积分:1
-
FDDDDRSDRAMP
一种基于FPGA 实现DDDR SDRAM的控制器
(DDDR SDRAM controller based on FPGA)
- 2012-08-29 23:52:53下载
- 积分:1
-
adpcm verilog编码实现 详细的设计说明
ADPCM编码的Verilog编码实现,代码有详细的注释,编译通过
内部包含每次设计以及改进文件更新记录,相应的信号说明描述,丰富的注释更好的帮助你掌握ADPCM音频信号编码
- 2022-02-21 10:20:57下载
- 积分:1
-
4 位纹波计数器
这包括 verilog 代码为 4 位纹波计数器,编码在 Xilinx ISE 平台上。代码是经过测试,是好的。
- 2022-02-05 19:58:32下载
- 积分:1