-
guardar 纪念馆 en 显示德 7 segmentos con 宝通德重置语言
电路在语言中建模与入席，保存和显示数据与一个重置按钮 7 分割。
- 2023-05-29 17:30:03下载
- 积分：1
-
zybo 音频播放
zybo audio 音频播放，可以实现在pc端播放音乐然后在zybo上放出来，通过改变寄存器也可以从麦克风上我们自己说话然后通过音频口放出来
- 2022-07-04 17:15:15下载
- 积分：1
-
1pps
fpga程序，产生1pps脉冲信号，使用的verilog语言。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
- 2020-06-20 17:00:01下载
- 积分：1
-
17_walsh_128
walsh码，在CDMA系统中经常使用到的方法，在quartusII环境下实现的。(walsh code in the CDMA system, the method often used in quartusII environment to achieve.)
- 2020-07-03 09:00:02下载
- 积分：1
-
TCD1254FGF_Drive
基于FPGA Verilog驱动线性TCD1254GFG传感器驱动程序，驱动频率2MHz，帧率333帧每秒，曝光时间调节范围0-3000us，带数据读取时序1MHz。(The driver of linear TCD1254GFG sensor is driven by Verilog based on FPGA. The driving frequency is 2MHz, the frame rate is 333 frames per second, the exposure time adjusting range is 0-3000us, and the reading time sequence is 1MHz.)
- 2018-08-25 11:19:53下载
- 积分：1
-
cyc2_cii5v1
这是1C6开发板上元件的具体资料。此开发板有掉电不丢失程序的功能，就是靠着几个芯片(development board components specific information. This development board is not lost restart procedures, it was relying on a few chips)
- 2007-02-15 10:22:14下载
- 积分：1
-
apb_uart_sv-pulpinov1
SystemVerilog 写的APB总线接口的uart 代码，带testbench.(Uart code of APB bus interface written by SystemVerilog, with testbench.)
- 2018-04-17 14:44:15下载
- 积分：1
-
vhdl_codes
D-flip flop vhdl implement code
- 2012-04-13 14:03:13下载
- 积分：1
-
fixpmul
verilog 有符号数 乘法器模块(verilog signed multiplyer)
- 2018-04-07 21:36:14下载
- 积分：1
-
Digital-clock
数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能：1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能(Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24-hour or 12-hour clock. 3 a school function)
- 2013-07-18 18:11:44下载
- 积分：1
