-
multiply
由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。(Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.)
- 2008-12-30 20:51:33下载
- 积分：1
-
低通FIR滤波器的设计
利用matlab、xilinx13.4和ipcorefir编译器5.0进行了低通滤波器的设计。所附的代码将帮助您制作所需频率的低通滤波器。fir编译器有许多不同类型的规范。您可以根据您的要求提供所有规格。这里采样频率为700hz，通带频率为35hz，阻带频率为40hz。在分配完所有的值之后，您可以在matlab中生成滤波器的系数。matlab将生成.coe文件，您可以在FIR编译器中浏览该文件。它将生成一个文件，您可以在ADCU DAC代码中实例化该文件，并获得所需的输出。
- 2022-02-25 01:38:04下载
- 积分：1
-
一个模拟ISA界面的简易小程式，简单易懂
一个模拟ISA界面的简易小程式，简单易懂-ISA interface, a simple simulation of a small program, easy-to-read
- 2022-07-24 01:55:08下载
- 积分：1
-
Aluno
Example of programming fifo in c
- 2013-01-17 00:23:28下载
- 积分：1
-
tiny-dnn-1.0.0a2
在zedboard上运行的神经网络架构，方便移植。(Run lenet-5 on zedboard)
- 2020-06-23 19:00:02下载
- 积分：1
-
txt_util
VHDL库，仿真时使用的，包括打印，类型转换等实用的操作(Practical operation VHDL library, using simulation, including print, type conversion, etc.)
- 2014-05-23 13:07:31下载
- 积分：1
-
我用VHDL写的正弦，用FPGA内部ROM，有仿真testbench,在quartus里可以运行。在板子里已经验证...
我用VHDL写的正弦，用FPGA内部ROM，有仿真testbench,在quartus里可以运行。在板子里已经验证-I used to write VHDL sinusoidal, using FPGA internal ROM, has simulation testbench, you can run in Quartus. Yard has already been verified in the plates
- 2022-07-25 14:12:00下载
- 积分：1
-
canny
说明： canny 边缘检测基于梯度直方图的自适应阈值verilog实现(Canny edge detection based on gradient histogram adaptive threshold Verilog implementation)
- 2021-04-12 14:48:57下载
- 积分：1
-
s3esk_picoblaze_dac_control
This is the Spartan 3E tutorial_02.
- 2017-08-07 13:54:36下载
- 积分：1
-
UART
通过PC串口调试助手向MINI板发数据（HEX），在数码管显示接收到的数据，并回传给PC(The debugging assistant sends data (HEX) to MINI board through PC serial port, displays the received data in the digital tube and sends it back to PC)
- 2018-11-15 22:36:21下载
- 积分：1
