网站首页

用VHDL语言写的VGA核心,是个很好很齐全的核心,有很多功能.

于 2022-01-26 发布文件大小:351.14 kB

 0  134

下载积分: 2 下载次数: 1

我要下载

代码说明：

用VHDL语言写的VGA核心,是个很好很齐全的核心,有很多功能.-write VHDL VGA core, is a very good subset of the core, has a lot of functions.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DAC2902
verilog编写的DAC2902程序，用于高速的数模转换(verilog language,using for DAC2902 digital analog converter)

2011-08-07 14:29:54下载

积分：1
lab12_design_files
des code source vhdl sur fpga

2016-03-29 08:09:05下载

积分：1
利用AT89C51实现LCD日历电子钟源码
利用AT89C51实现LCD日历电子钟源码-AT89C51 realization of the use of electronic LCD calendar clock source

2023-01-24 10:00:03下载

积分：1
rfid_re
VHDL实现 DDS。大家共享吧，一起学习，一起进步(VHDL realize DDS. U.S. to share it with learning, with progress)

2008-05-16 15:12:13下载

积分：1
TechAss-2006
un controller pi par le langage VHDL xilinx ise design 13.2

2013-12-16 22:53:24下载

积分：1
xapp524
xilinx FPGA 与高速ADC LVDS接口的范例程序(xilinx FPGA ADC LVDS interface)

2021-02-05 17:29:57下载

积分：1
4BITMUIT
利用LPM_MUIT宏模块设计一个四位数据乘法器(Use LPM_MUIT macro module design a four data Multiplier)

2013-09-05 10:06:52下载

积分：1
verilog-learning-of-HuaWei
华为公司学习verilog的资料，绝密资料，想学习verilog编程，想学习FPGA，想以后进华为公司的都可以看看。(Huawei learning verilog information, confidential information, want to learn verilog programming, want to learn FPGA, think later into the Huawei can see.)

2013-07-23 14:48:30下载

积分：1
0702
七段数码管显示数字时使用VHDL语言编写(VHDL The seven-segment LED display digital clock)

2013-03-25 22:31:09下载

积分：1
FPGA_Timing_Constraints_byCamp
简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)

2013-10-30 23:20:53下载

积分：1

696516资源总数
106415会员总数
3今日下载

用VHDL语言写的VGA核心,是个很好很齐全的核心,有很多功能.

0 个回复

热门标签

热门下载