-
dekoder
dekoder code s Gray to cod „ 1 from 16”. This is program i VHDL
- 2009-06-19 22:13:52下载
- 积分：1
-
New-Folder-(2)
UART communication on SPARTAN 6
it contains tx and rx
- 2014-09-12 15:30:54下载
- 积分：1
-
lab6-3-8DECODER
数字设计和计算机体系结构：用verilog语言描述3-8译码器的设计与实现(Digital design and computer architecture: use verilog language describe 3-8 decoder design and implementation)
- 2016-10-24 17:20:07下载
- 积分：1
-
homework32
说明： 这是32位移位寄存器，是用verilog编写的，能够实现从1到31位的左或右的移位(This is a 32-bit shift register, is prepared verilog, can be realized from the 1-31 shift left or right)
- 2009-07-27 15:54:00下载
- 积分：1
-
dds_test
直接数字式频率合成器DDS设计、Verilog。
产生的信号可以是正弦波或方波、三角波、锯齿波等，自选。
采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。
此方案得到的波形稳定，精度高，产生波形频率范围大，容易产生高频。
本实验在设计的模块中，包含以下功能：
（1）通过 freq 信号输入需要的频率的值；
（2）通过 wave_sel 信号选择所需的波形；
（3）通过 amp_adj 信号选择波形放大的倍数。(DDS design of direct digital frequency synthesizer, Verilog.
The generated signal can be sinusoidal or square wave, triangular wave, sawtooth wave and so on, optional.
By using DDS technology, the required waveforms are written into ROM, and arbitrary waveforms are synthesized according to the principle of phase accumulation.
The waveform obtained by this scheme is stable, accurate and easy to generate high frequency waveform.
This experiment includes the following functions in the designed module:
(1) Input the required frequency value through freq signal;
(2) Choosing the required waveform by wave_sel signal;
(3) Select the multiplier of waveform amplification by amp_adj signal.)
- 2019-01-19 16:07:50下载
- 积分：1
-
FIFO程序，适用FPGA仿真的代码，有一定的价值
FIFO程序，适用FPGA仿真的代码，有一定的价值-FIFO
- 2022-08-10 12:12:14下载
- 积分：1
-
本实验教程选用Xilinx公司的产品X9572，与之配套的开发软件为ISE4.1i，可进行原理图的输入和VHDL硬件描述语言的输入，并且可利用Modelsim进
本实验教程选用Xilinx公司的产品X9572，与之配套的开发软件为ISE4.1i，可进行原理图的输入和VHDL硬件描述语言的输入，并且可利用Modelsim进行功能仿真和时序仿真。-In this study, selected Xilinx tutorial products X9572, with supporting the development of software for ISE4.1i, schematic can be input and VHDL hardware description language input, and can use Modelsim functional simulation and timing simulation.
- 2022-03-21 02:07:25下载
- 积分：1
-
This code implements the shift register functions, beginners can learn to learn
本代码实现了移位寄存器功能，初学者可借鉴学习-This code implements the shift register functions, beginners can learn to learn
- 2023-01-14 23:45:03下载
- 积分：1
-
Divider
除法器-Divider
- 2022-03-22 14:47:05下载
- 积分：1
-
FPGA_27eg
FPGA很有价值的27实例.rar
包括 LED控制VHDL程序与仿真 2004.8修改.doc；
LED控制VHDL程序与仿真；
LCD控制VHDL程序与仿真 2004.8修改；
LCD控制VHDL程序与仿真；
ADC0809 VHDL控制程序；
TLC5510 VHDL控制程序；
DAC0832 接口电路程序；
TLC7524接口电路程序；
URAT VHDL程序与仿真；
ASK调制与解调VHDL程序及仿真；
FSK调制与解调VHDL程序及仿真；
PSK调制与解调VHDL程序及仿真；
MASK调制VHDL程序及仿真；
MFSK调制VHDL程序及仿真；
MPSK调制与解调VHDL程序与仿真；
基带码发生器程序设计与仿真；
频率计程序设计与仿真；
采用等精度测频原理的频率计程序与仿真；
电子琴程序设计与仿真 2004.8修改；
电子琴程序设计与仿真；
电梯控制器程序设计与仿真；
电子时钟VHDL程序与仿真；
自动售货机VHDL程序与仿真；
出租车计价器VHDL程序与仿真 2004.8修改；
出租车计价器VHDL程序与仿真；
波形发生程序；
步进电机定位控制系统VHDL程序与仿(FPGA value of the 27 examples. Rar including LED control procedures and VHDL simulation 200 4.8 amendments. doc; LED control procedures and VHDL simulation; LCD control procedures and VHDL simulation 2004.8 modified; LCD control procedures and VHDL simulation; Connection between ADC 0809 VHDL control procedures; TLC5510 VHDL control procedures; DAC0832 interface circuits; TLC7524 interface circuits; URAT procedures and VHDL simulation; ASK modulation and demodulation process and VHDL simulation; FSK modulation and demodulation process and VHDL simulation; PSK modulation and demodulation process and VHDL simulation; MASK modulation procedures and VHDL simulation; MFSK modulation procedures and VHDL simulation; MPSK modulation and demodulation process and VHDL simulation; Base-band code gene)
- 2020-06-26 05:40:02下载
- 积分：1
