-
Archive
TASKS OF TWO TYPES CAN BE RUN FOR EVERY 2 MIN.
- 2012-11-14 15:12:43下载
- 积分：1
-
sram
说明： FPGA 读写 SRAM 存储块，verilog代码(Read and write SRAM memory block and Verilog code in FPGA)
- 2019-08-19 16:03:39下载
- 积分：1
-
基于AHB总线的DMAC系统
传输特点
1.传输size为字传输。（总线的字长为32位，每次传输32位数）
2.16拍的增量突发传输。
3.支持2个AHB接口，一个用来配置DMA内部寄存器，
4.采用独占总线的方法，当DMA占用总线时，CPU停止一切活动。
5.支持异步复位。
6.本次设计的MDA每次最多传输256个数据，每次总线传输最多传16个数据，
- 2022-04-06 13:34:13下载
- 积分：1
-
WM8731_WM8731L
wm8731音频编解码芯片使用介绍,该手册里面对该芯片进行了详细的描述，对各个单元模块也进行了详细的阐述(the handbook of WM8721/WM8731L)
- 2010-05-20 10:47:30下载
- 积分：1
-
MPSK-modulation-and-demodulati
MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)
- 2014-02-28 15:23:56下载
- 积分：1
-
Farrow
matlab代码，利用Farrow结构设计分数延时滤波器，滤波器阶数和个数可分别进行设置，利用最大最小准则近似。(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
- 2021-03-28 22:29:11下载
- 积分：1
-
part1
Altera DE2 开发板试验2 第1部分VHDL答案(Altera DE2 Lab2 part1 VHDL answer)
- 2011-11-17 19:02:19下载
- 积分：1
-
Serial_Adder
注意：是verilog语言写的
一bit的全加器，实现4位数的串行加法器，一个时钟能完成一次一bit的全加(Note: It is verilog language to write a bit full adder, to achieve four-digit serial adder, a clock can be completed once a bit full adder)
- 2020-10-30 20:09:55下载
- 积分：1
-
RAD4FFTaRAD4iFFT
基4的FFT正变换和反变换程序，速度特快，使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。(Rad4FFT 和 Rad4iFFT)
- 2020-12-19 12:19:10下载
- 积分：1
-
乔尔迪奇算法
CORDIC （协调旋转数字计算机） 是一种算法计算先验
功能类似正弦和余弦反正切值。该方法还可以进行轻松地扩展来计算广场
根，以及双曲函数。
该算法的工作原理是降低为其成微轮换数目计算
反正切值预计算并加载在一个表中。此方法可以减少到计算
加法、 减法，进行比较，并转移。由 Fpga 轻松地执行所有功能。
高度可配置的乔尔迪奇核心实现第 1 象限坐标旋转数字计算机
要计算超越函数算法。核心通过 " 在源中定义，可以实现
RTL 三个体系结构之一：
组合
迭代
流水线
组合实现解决方程在一个时钟周期为许多级别的代价
逻辑。迭代的方法将问题分解成迭代次数。这种方法
- 2022-04-26 22:24:21下载
- 积分：1
