登录
首页 » Verilog » 自动售货机的Verilog

自动售货机的Verilog

于 2022-03-19 发布 文件大小:881.66 kB
0 107
下载积分: 2 下载次数: 1

代码说明:

应用背景这里的目标是设计自动售货机控制器接受资金投入(我和)在任何序列,并提供产品时所需的量已沉积并给出了改变。在这里向用户提供附加设备。这是可以撤回的如果客户希望通过按一个按钮的话,存入的钱。并;规格:1。价格的产品= rs.3。2。可能的资金的投入= 20和1。3。产品为交付时达到rs.3或RS。4。按按钮有没有(普)表示取消交易和数额的返还沉积关键技术/ *

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 15x15mul
    自己写的布斯4算法的华莱士树无符号数乘法器,3-2压缩,亲测可用(Wallace wrote the number 4 Booth algorithm unsigned multiplier, 3-2 compression, pro-test available)
    2016-06-12 16:41:10下载
    积分:1
  • quartus-ii-automatically-assign-pins
    quartus ii 中自动分配管脚的三种方法(quartus ii automatically assign pins are three ways)
    2012-03-31 17:12:54下载
    积分:1
  • SensorHub 设计文件源代码
    近年来随着物联网技术的发展,传感器广泛应用在各种领域,如环境监测,等在消费电子领域,如智能手机,为用户更极端的经验,各种传感器添加到手机,随着传感器数量和种类的增加,手机电池严重测试电池寿命,基于此,最新研究的一种新技术——sensorhub技术有望改善这一问题。文件是使用FPGA设计格sensorhub源代码,希望和大家一起交流。
    2022-03-21 10:16:55下载
    积分:1
  • tcd1209+AD994的FPGA驱动代码
    按照手册驱动线阵CCDTCD1209和AD9945,驱动频率10M,板卡时钟30MHz,经PLL分频后输入驱动,该程序在altera cyclone IVE上验证通过
    2022-02-10 07:25:35下载
    积分:1
  • (15-7-2)BCH
    Verilog HDL 语言编写的(15,7,2)BCH编码和译码功能(Verilog HDL language (15,7,2) BCH encoding and decoding functions)
    2020-10-29 11:19:57下载
    积分:1
  • PID_Verilog
    说明:  PID算法用verilog语言实现,实测可用,由三个模块组成(The PID algorithm is implemented in Verilog language. The actual measurement is available. It consists of three modules.)
    2019-04-30 02:32:21下载
    积分:1
  • unishift
    An universal shift register performs the following tasks load, right shift ,left shift and parallel load as the selection inputs are 00,01,10,11 respectively. Such a register is implemented here in Quartus.
    2009-09-24 18:56:48下载
    积分:1
  • DDS_9858
    这是一个调试好的AD9858的verilog配置代码对初学者很有帮助(This is a debugged Verilog code for AD9858, which is very helpful for beginners.)
    2020-08-26 11:38:14下载
    积分:1
  • ddr_for_controller_and_phy
    说明:  这是本人曾经参与的一个DDR controller接口项目,主要是FPGA rtl实现,仅供参考。(This is a DDR controller interface project that I once participated in, mainly implemented by FPGA RTL, for reference only.)
    2020-12-21 20:59:08下载
    积分:1
  • 低功率 MAC 单元的 VLSI 设计与实现
    在大部分的数字信号处理 (DSP) 应用程序的关键操作是乘法和积累。实时信号处理要求高速度 和低功耗的高吞吐量乘数-蓄能器 (MAC) 股,始终是以实现高性能数字信号处理系统的关键。 这项工作的目的是,设计和执行的一个低功率 MAC 单位与块技术扶持,以节省电源。首先,1 位 MAC 单元而设计,用适当 几何图形,使功率优化、 区域和延迟。在管道阶段在延迟 MAC 单位估计基于控制单元为了控制数据 用于低功率的 MAC 块之间的流量。同样,N 位 MAC 单元设计和使用,使流水线的阶段控制逻辑的低功耗控制 适当的时间。设计的加法器单元格具有优势的业务速度高,小晶体管计数和低功耗。MAC 在 0.18um 上实现 CMOS 技术 使用节奏演奏家工具。在各种体系结构中的此文件 alsoinvestigates 乘数和加法器哪些是适合高吞吐量信号的实现
    2023-07-22 14:00:03下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载