-
fulladd
this files in Quartus2 are fulladder
- 2016-05-17 16:38:42下载
- 积分：1
-
03-verilog-11
Verilog reference book
- 2015-02-06 09:03:48下载
- 积分：1
-
32_lvds_test
说明： Xilinx 公司Spartan-6系列FPGA实现LVDS，带Modelsim仿真文件，已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
- 2020-11-30 20:59:27下载
- 积分：1
-
放大內建圖片
应用背景
背景是DE2-70的板子，使用vga線，再用開關作為放大按鈕
sw3放大按鈕
sw2控制垂直水平放大
sw1控制放大2倍或4倍
需接上vga使用螢幕輸出
关键技术
技術的部份，vga的輸出一個，分為水平為字垂直位置掃描，之後還有圖檔的輸出
圖檔分為三原色，共8個顏色輸出
不過本例的重點為放大，控制其DELTA便可以控制圖片的大小
控制鈕為在板子上的SWITH
- 2023-01-31 22:40:04下载
- 积分：1
-
CProgrammingforabsolutebeginners_WeLearnFree
ebook verilog HDL programming book
- 2015-12-04 14:39:40下载
- 积分：1
-
随机计数的计数器Verilog代码
Verilog代码随机计数器计数的随机数，根据要求，
- 2023-06-09 08:45:03下载
- 积分：1
-
commutator
使用FPGA实现三相直流无刷电机换相，该程序可以使用(Use FPGA to realize the three-phase brushless DC motor commutation, the program can use)
- 2014-05-26 22:34:32下载
- 积分：1
-
performance-of-pcie
本白皮书探讨了在PCI Express的因素
技术可能会影响性能。它还
提供指导如何估算
的系统性能。(This white paper explores the factors in PCI Express technology may affect performance. It also provides guidance on how to estimate the system performance.)
- 2013-10-29 10:52:43下载
- 积分：1
-
基于Verilog HDL的单周期CPU设计
基于Verilog HDL 的单周期CPU设计。基于Verilog HDL 的单周期CPU设计。基于Verilog HDL 的单周期CPU设计。基于Verilog HDL 的单周期CPU设计。cpp码
- 2022-03-25 17:33:14下载
- 积分：1
-
进位选择加法器
应用背景这里的代码文件中所包含的电子与尊重加法器，结果和截图的加法器，加法器或夏天是一个数字逻辑电路进行数字的加法。在许多计算机和其他类型的处理器，加法器用于不仅是在算术逻辑单元，而且在处理器的其它部分，在那里他们被用来计算地址表指标、递增和递减运算符，和类似的操作。虽然加法器可以构造许多数值表示，如二进制编码的十进制或余三，最常见的加法操作的二进制数。在情况下，二进制补码或反码是用来表示负数，它是微不足道的修改成–加法器加法器减法器。其他符号数表示需要一个更复杂的加法器。关键技术这是文件包含所有类型的加法器是使用Verilog和silmulated在Xilinx回报等硬件描述语言Verilog软件编程语言不同，因为
- 2022-03-10 12:47:08下载
- 积分：1
