登录
首页 » VHDL » Verilog 下 16位除法算法程序,高精度,固定17个时钟周期

Verilog 下 16位除法算法程序,高精度,固定17个时钟周期

于 2022-01-27 发布 文件大小:142.80 kB
0 142
下载积分: 2 下载次数: 1

代码说明:

Verilog 下 16位除法算法程序,高精度,固定17个时钟周期-Verilog under 16 division algorithm procedures, high-precision, fixed in 17 clock cycles

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • hard work for Dictyophora development. . We hope that the right useful.
    辛辛苦苦的作品应用于DE2 的 开发。。希望对大家有用。-hard work for Dictyophora development. . We hope that the right useful.
    2022-05-25 11:15:19下载
    积分:1
  • dianyuan
    saber的仿真模型,是一个电源的,经过调试已经成功(The simulation model of the saber, is a power, after commissioning has been successfully)
    2012-04-06 12:17:23下载
    积分:1
  • mux8to1_with_if
    this code to input 8 different data and make them out sequentialy
    2015-02-19 10:54:20下载
    积分:1
  • 利用分频可以产生一系列脉冲,根据输入脉冲的不同决定你得到的一系列脉冲频率...
    利用分频可以产生一系列脉冲,根据输入脉冲的不同决定你得到的一系列脉冲频率-The use of sub-band can produce a series of pulses, according to input pulse of different decisions you have a series of pulse frequency
    2023-08-19 18:35:03下载
    积分:1
  • QAM
    OFDM中的16QAM星座映射的实现实现详细代码(In OFDM 16QAM constellation mapping to achieve the realization detailed code)
    2021-03-11 17:59:25下载
    积分:1
  • 该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。...
    该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。-the program is to achieve the n-bit full adder, first using the door with non-realization of a family- and finally realize the full n-bit adder.
    2022-01-24 17:35:43下载
    积分:1
  • 这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!...
    这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!-This is my learning process in the middle of the 10-minute program, containing various clock module and the counter, accumulator, and can download, compile!
    2022-07-19 00:32:21下载
    积分:1
  • FIR 滤波器的设计
    在实现 OFDM 中,必须有筛选器,以提高无线电信号的质量。一般情况下,筛选器应用于 OFDM 的类型是 FIR 滤波器。FIR 滤波器是方便使用,因为线性相位的未来。所以,我研究它与实现 FIR 滤波器 VHDL 语言一轮。这段代码是完全测试。但我是节约资源的 FPGA 改进范围。
    2022-02-10 03:42:42下载
    积分:1
  • router_routing
    片上网络NOC基于fpga实现的,routing模块。(NOC-chip networks realized fpga-based, routing module.)
    2021-03-03 17:19:32下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载