-
Radix-2 FFT processor using Radix-2 Cordic Algorithm
这是使用Radix-2cordic算法的Radix-2fft处理器的工作Verilog代码
- 2022-03-12 17:49:01下载
- 积分：1
-
图像中值滤波FPGA实现V1.0
实现图像的中值滤波功能，文件里有效果展示(The realization of the median filter function of the image, the file has the effect of display)
- 2018-03-01 14:14:49下载
- 积分：1
-
FPGA_DSP_Rapid-IO
基于FPGA实现DSP与Rapid-IO网络互联()
- 2017-10-31 09:53:20下载
- 积分：1
-
AHB 接口
这是 AHB 仿真套件。它包含以下文件：ahb_def.v-定义文件ahbmst.v-AHB 主模型ahbslv.v-AHB 奴隶模型ahbarb.v-AHB 仲裁模型ahbdec.v-AHB 解码器模型testbench.v-顶级水平测试台架文件ahb_stimuli.v-样品 AHB 刺激文件qm_ahbmst_ (test_) 任务 （1，2） 的媚眼-AHB 主设备和从设备测试矢量文件ahbmodel.spj-筒仓三模拟项目文件
- 2022-07-05 12:16:19下载
- 积分：1
-
用verilog语言实现的霍夫曼压缩编码算法
说明： 一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)
- 2019-11-18 18:29:45下载
- 积分：1
-
chengxu
设计制作一个可容纳4组参赛者的数字智力抢答器，每组设置一个抢答按键；
电路具有一第一抢答信号的鉴别和锁存的功能。在主持人将系统复位并发出抢答指令后，若参加者按抢答键，则该组指示灯亮并用组别显示抢答者的组别。此时，电路具有自锁功能，使别组的抢答开关不起作用。
设置计分电路。每组在开始时预置成6分，抢答后主持人计分，答对一次加1分。(The design can accommodate a the Entrants digital intellectual Responder, each set answer in a key circuit has a first answer in the signal to identify and latch functions. Host to the system reset and sent the answer in instruction, participants answer in key, the group of the group light and display the answer in the group. At this point, the circuit has a self-locking function does not work in other groups to answer switch. Set Scoring circuit. Preset six points each at the beginning of the answer in scoring after the host, answer time, add 1 point.)
- 2012-06-10 12:58:44下载
- 积分：1
-
[verilog]dcfifo_256x32
双时钟域FIFO(This is self-defined Dual-Clock FIFO, using logic lut resources.
Dual-Clock FIFO,
Depth: 256
Width: 32
USEDW: Y
FULLL:Y
EMPTY:Y)
- 2017-05-10 13:25:41下载
- 积分：1
-
CCD-color-image-interpolation
CCD图像的颜色插值算法研究及其FPGA实现方法(Color CCD image interpolation algorithm and its FPGA implementation)
- 2021-05-14 18:30:03下载
- 积分：1
-
ulpiereport.tar
开源的ULPI IP核，可用于USB3300芯片的开发(openSource ULPI IP core which could be used for USB3300 chip development)
- 2020-07-02 06:40:02下载
- 积分：1
-
udp
说明： 网口UDP的FPGA仿真代码，经过测试能够实现预想功能(etherneit udp verilog fpga code)
- 2020-05-26 21:55:04下载
- 积分：1
