登录
首页 » Verilog » verilog HDL程序设计开发实验

verilog HDL程序设计开发实验

于 2022-08-12 发布 文件大小:1.06 MB
0 125
下载积分: 2 下载次数: 1

代码说明:

最详细的verilog实例集合,快速入门到精通。作为实验指导教程,本教程分为两大部分:FPGA硬件系统基础verilog实验和高级接口控制设计实验。对于初学者可以很快的入门。对于曾经接触过FPGA者,可以直接接触后面比较复杂的接口控制实例。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CACPU
    basic cpu design in verilog
    2016-01-11 23:26:01下载
    积分:1
  • IIC实现7个寄存器写数据
    使用一个寄存器型参数来实现16位数据传完成后寄存器地址加1
    2022-07-23 09:11:02下载
    积分:1
  • 第十一部分 SDRAM读写例程
    SDRAM即同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写。因为SDRAM具有存取速度大大高于FLASH存储器, 且具有读/写的属性, 因此SDRAM在系统中主要用于程序的运行空间,大数据的存储及堆栈。SDRAM是高速的动态随机存取存储器, 它的同步接口和完全流水线的内部结构使其拥有极大的数据速率, SDRAM的时钟频率可以达到100Mhz以上, 一片16位数据宽度的SDRAM的读写数据带宽达到1.6Gbit/s。
    2022-05-09 09:53:40下载
    积分:1
  • vhdl_codes
    D-flip flop vhdl implement code
    2012-04-13 14:03:13下载
    积分:1
  • a
    用verilog实现除法器,调用了ip核,不仅有源代码,还有测试程序的时序编写(verilog ise divider)
    2013-07-21 15:03:31下载
    积分:1
  • shuzishizhong
    这是基于verilog hdl的数字时钟源代码,能够实现时分秒的计时,可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)
    2013-12-10 22:21:55下载
    积分:1
  • sdcard_mass_storage_controller
    A host controlled ot control sd cards
    2021-04-29 13:58:43下载
    积分:1
  • risc
    risc(精简指令集计算机)用于更快的操作。这段代码是一个可综合的代码,可以在硬件上实现。
    2022-12-05 18:45:03下载
    积分:1
  • keyscan
    利用VHDL语言编写的4*4键盘扫描程序,经过测试,可以放心使用。(Using VHDL language 4* 4 keyboard scanning procedures, tested, safe to use.)
    2013-09-28 21:48:45下载
    积分:1
  • 04_ep2c8_vga_test
    VIP FPGA板的配套例子,这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
    2013-10-18 19:03:37下载
    积分:1
  • 696516资源总数
  • 106642会员总数
  • 12今日下载