-
AN66806
提供了利用 GPIF 对 FX2LP 与同步 FIFO CY7C4625-15AC 之间的接口进行设计的源代码(Provides for the use of GPIF FX2LP and synchronization FIFO CY7C4625-15AC to design the interface between the source code)
- 2013-08-13 14:42:55下载
- 积分：1
-
归档
ddr3使用教学(DDR3 using teaching)
- 2018-03-19 09:57:19下载
- 积分：1
-
同步FIFO verilog
- 2022-03-04 11:13:18下载
- 积分：1
-
通訊8B/10B解碼
這是一般通訊介面會採用的8B/10B 解碼, 應用在光纖通訊, Serdes上均有廣泛應用
/* Module Description:
This module implements a 8b10b decoder according to the original patent work
of Widmer and Franaszek. It is a synchronous module with registers on the input
and output. It takes in a 10-bit 8b10b encoded word, and outputs and 8-bit data
word and a control bit to indicate if the 8-bit output data is one of 12 special
K-codes.
*/
- 2023-05-12 06:10:02下载
- 积分：1
-
Verilog
verilog编程语言的讲解，有电子科技大学出版(verilog programming language to explain, there is the University of Electronic Science and Technology Publishing)
- 2013-08-14 09:21:43下载
- 积分：1
-
基于Altera DE2的数字跑表设计
将100Hz，产生6计数器的100ms,1s,10s,1min,10min的时钟，有
- 2022-04-09 11:32:45下载
- 积分：1
-
自动售货机的Verilog
应用背景这里的目标是设计自动售货机控制器接受资金投入（我和）在任何序列，并提供产品时所需的量已沉积并给出了改变。在这里向用户提供附加设备。这是可以撤回的如果客户希望通过按一个按钮的话，存入的钱。并；规格：1。价格的产品= rs.3。2。可能的资金的投入= 20和1。3。产品为交付时达到rs.3或RS。4。按按钮有没有（普）表示取消交易和数额的返还沉积关键技术/ *
- 2022-03-19 18:10:13下载
- 积分：1
-
lab_5
Introduction to learn laboratry with altera quartus II 9.1
- 2016-12-12 01:24:52下载
- 积分：1
-
3*3按键控制流水灯
verilog HDL语言程序，运行后3*3矩阵键盘按键控制实验板led依次点亮，达到流水灯的效 果
- 2022-10-19 20:20:04下载
- 积分：1
-
all clock
数字钟通过verilog实现，并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)
- 2020-06-18 05:00:01下载
- 积分：1
