-
pll
用FPGA实现数字锁相环，开发环境为ISE(Using FPGA digital phase-locked loop, development environment for ISE)
- 2021-03-19 18:29:19下载
- 积分：1
-
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法...
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。-NC NC divider divider design of its function is when the input given different input data, input the clock signal will have different sub-frequency ratio, NC prescaler value can be used include parallel preset counter adder design is completed, the method is to count the number of overflow bit with preset load to the input signal phase.
- 2023-04-20 16:25:03下载
- 积分：1
-
CD1_PHOTO_ABLUM_1920
使用FPGA做的数码相册实验，用NIOS做了FAT32文件系统和JPEG图像解码,FPGA和SDRAM做了显示的缓存(Using FPGA to do the digital album experiment, using NIOS to do the FAT32 file system and JPEG image decoding, FPGA and SDRAM to do the display cache)
- 2016-07-13 10:04:56下载
- 积分：1
-
sawtooth-waveform
在ＦＰＧＡ中产生的频率可调的锯齿波型信号发生器(The frequency of the FPGA to generate the sawtooth waveform signal generator adjustable)
- 2011-08-01 08:54:11下载
- 积分：1
-
mult_16
用verilog实现对三个16位数进行相加乘法器(Three 16-digit sum of the multiplier Verilog)
- 2021-01-03 10:28:55下载
- 积分：1
-
自己写得一个关于sine（32X24）的程序
自己写得一个关于sine（32X24）的程序-own written on a sine (32X24) procedures
- 2022-02-28 22:21:58下载
- 积分：1
-
这个RAR文件包含有关FPGA和CPLD的呈现。
This rar files contains the presentation about FPGA and CPLD .
- 2022-07-13 06:31:38下载
- 积分：1
-
vhdl-cordic-atan-master
说明： Implementation of CORDIC atan block in VHDL
- 2019-05-14 16:51:26下载
- 积分：1
-
FPGA_design
成功解决FPGA设计时序问题的三大点.word说明文档，很详细(FPGA design timing problems successfully solved the three points)
- 2010-07-19 16:16:28下载
- 积分：1
-
dualportram_vhdl
采用VHDL硬件描述语言实现的双口径RAM块存储器的初始化(VHDL hardware description language using the dual-caliber RAM block memory initialization)
- 2010-06-17 10:22:47下载
- 积分：1
