-
VHDL语言设计；功能描述：键盘扫描，不包含去抖电路
VHDL语言设计；功能描述：键盘扫描，不包含去抖电路-VHDL language design Function description: the keyboard scanning, does not contain a circuit debounced
- 2022-08-26 08:21:49下载
- 积分：1
-
用verilog实现了一个数字秒表的设计
用verilog实现了一个数字秒表的设计-verilog achieved using a digital stopwatch Design
- 2022-08-03 10:15:12下载
- 积分：1
-
sdram-control-verilog
SDRAM控制器源码，内含完整的控制器verilog源代码和测试代码，超值哈。(This readme file for the SDR SDRAM Controller includes information that was not
incorporated into the SDR SDRAM Controller White Paper v1.1.)
- 2009-12-11 15:01:46下载
- 积分：1
-
用verilog写的，基于查表法实现的LOG10运算器，在Altera FPGA中应用。...
用verilog写的，基于查表法实现的LOG10运算器，在Altera FPGA中应用。-It is a verilog design of LOG10 calculation unit, which is based on LUT arithmatic. And it is applicated in Altera FPGA.
- 2022-08-17 06:30:14下载
- 积分：1
-
DDR3读写测试
MIG IP控制DDR3读写测试，于MIG IP核用户接口时序较复杂，这里给出扩展接口模块用于进一步简化接口时序。(MIG IP controls DDR3 reading and writing tests, and the time sequence of MIG IP kernel user interface is more complex.)
- 2018-03-28 16:01:36下载
- 积分：1
-
这是一个用vHDL语言实现的移位器，可以实现移位功能
这是一个用vHDL语言实现的移位器，可以实现移位功能-This is the design of an shifter using vhdl
- 2023-01-29 08:50:02下载
- 积分：1
-
lab12_design_files
des code source vhdl sur fpga
- 2016-03-29 08:09:05下载
- 积分：1
-
keygen
ISE 9.2 serials working
- 2021-03-29 14:39:10下载
- 积分：1
-
Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，...
Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，-Verilog HDL PLI subroutine interfaces, for C program with the user in the direction of two transmission of data, available xilinx ISE. quartusii or modelsim simulation,
- 2022-03-21 07:59:28下载
- 积分：1
-
VGA显示接口的verilog控制程序。VGA显示驱动控制
VGA显示接口的verilog控制程序。用于VGA显示器的控制驱动-VGA display interface Verilog control procedures. Control for VGA display driver
- 2022-04-10 10:17:35下载
- 积分：1
