网站首页

SDRAM读写控制的实现与Modelsim仿真

于 2022-01-30 发布文件大小:2.05 MB

 0  52

下载积分: 2 下载次数: 1

我要下载

代码说明：

1. 本实例用于控制开发板上面的SDRAM完成读写功能；先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。2. part1目录是使用Modelsim仿真的工程；3. part2目录是在开发版上面验证的工程；

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Door opener
模块规格：门通过滑动打开。每侧都有一个红外线传感器和一个光电管。如果有人靠近门，传感器会向芯片发送信息。电动机将可由传感器切换的门向两个方向移动。如果门受到障碍物的阻碍，则电动机的电流会升高。在这种情况下，系统会收到反馈，如果门完全打开或关闭，则结束该过程。如果这个标志在门关上的时候出现（有人或有什么东西被门包围了），它会迫使门完全打开。过了一会儿门又想关上。系统也可以手动切换（打开或关闭）。

2022-08-14 21:05:23下载

积分：1
PipelineCPU
Quartus II 7.2环境中，采用硬件描述语言VHDL独立完成了基于MIPS指令集的32位RISC处理器的逻辑设计(quartusII mips pipeline 32bit cpu design)

2010-05-26 16:51:42下载

积分：1
AskPsk
说明： ask psk 编码调制的vhdl 实现(ask psk coded modulation to achieve the VHDL)

2005-11-26 09:14:32下载

积分：1
vc707-ucf-xdc-rdf0155-rev2-0
vc707 board ucf xdc files

2018-06-14 05:50:36下载

积分：1
clock_FPGA_verilog
简易电子钟的设计（verilog HDL）(Simple design of the electronic clock (verilog HDL))

2012-11-03 10:35:49下载

积分：1
rmii
rmii 以太网接口时序源代码，值得开发借鉴的哦(verilog hdl)

2013-10-12 09:56:24下载

积分：1
Study_Test
说明：实现简单的硬件加法器、除法器，实现源码文中注释(Realize simple hardware adder and divider, realize source code)

2020-06-21 05:20:01下载

积分：1
AD9361
说明： AD9361资料文档及其寄存器配置参数文档(Ad9361 data and configuration parameter document)

2021-01-07 14:38:53下载

积分：1
module_dem
用verilog编写的信号调制解调程序，包括ask,fsk,qpsk的fpga实现(Prepared using verilog signal modulation and demodulation process, including ask, fsk, qpsk of fpga implementation)

2009-10-14 14:47:30下载

积分：1
digital-processing-with-FPGA
vhdl语言，国外教材，数字信号处理算法(vhdl language, foreign materials, digital signal processing algorithms)

2016-07-22 21:53:49下载

积分：1

696518资源总数
105563会员总数
11今日下载

SDRAM读写控制的实现与Modelsim仿真

0 个回复

热门标签

热门下载