登录
首页 » VHDL » 巴克内尔Verilog手册

巴克内尔Verilog手册

于 2022-02-02 发布 文件大小:29.81 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

Bucknell Verilog Manual

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • suzimiaobiao
    数字秒表的实现,我还写个具体的过程要求等,(there is function of clock,it very useful)
    2011-09-20 14:28:30下载
    积分:1
  • IEEE标准的VHDL语言
    IEEE Standard VHDL language
    2022-07-23 02:23:26下载
    积分:1
  • elpiano
    自己写的FPGA实现电子琴的VHDL程序,曲目是两只老虎,用到一些模块,和片内存储间,呵呵(FPGA realization of his keyboard to write the VHDL program, tracks are two tigers, a number of modules used, and on-chip storage room, huh, huh)
    2020-12-28 01:39:02下载
    积分:1
  • shift_registers
    Universal Shift Register
    2009-06-12 17:29:13下载
    积分:1
  • PRBS
    代码是伪随机数生成和检测的模块,用于通信行业的FPGA编程。包括VHDL和Verilog两种语言的版本。用于做接口测试。(This module generates or check a PRBS pattern.)
    2021-05-08 11:58:35下载
    积分:1
  • 使用MATLAB完成CDMA系统的相关接收机,其中哈达码矩阵为128阶,仿真比特信噪比为...
    使用MATLAB完成CDMA系统的相关接收机,其中哈达码矩阵为128阶,仿真比特信噪比为-10DB-CDMA system using MATLAB to complete the relevant receivers, which Hadamard matrix of 128 bands, simulation-10DB-bit signal to noise ratio for
    2022-06-27 04:04:51下载
    积分:1
  • FPGA实现数字跑表
    自己完成的项目,成功用vhdl语言实现数字跑表,可存储。
    2022-05-17 20:34:58下载
    积分:1
  • 基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。...
    基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。-based on VHDL description of a divider, according to port value, as a quarter of frequency, Frequency Divider interval such use.
    2023-01-22 19:55:03下载
    积分:1
  • goodProcessor.srcs
    说明:  处理器系统,处理器加上存储器,从存储器取出指令放入处理器执行(processor system, instructions stored in ROM, a counter generate address and the processor execute instructions.)
    2020-10-10 23:10:02下载
    积分:1
  • 此文件给出了一个多功能交通灯的VHDL代码实现,可作为电赛的准备材料...
    此文件给出了一个多功能交通灯的VHDL代码实现,可作为电赛的准备材料-This paper gives a multi-functional traffic lights to achieve the VHDL code can be used as electric materials Cup preparations
    2022-12-01 19:05:04下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载