-
04_ep2c8_vga_test
VIP FPGA板的配套例子，这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
- 2013-10-18 19:03:37下载
- 积分：1
-
hard
在Quartus中，利用FPGA例化的存储器实现程序的BOOTLOADER的搬移(In Quartus, the use of FPGA case of memory to achieve the program' s move BOOTLOADER)
- 2020-09-27 20:17:46下载
- 积分：1
-
alu2
verilog alu 8bit for engineers
- 2011-05-26 11:32:21下载
- 积分：1
-
timescale-1ns
说明： 这是一款由晶振产生的脉冲控制的数字钟，可以从00:00:00到23:59:59之间进行计时。(this is a clolk controlled by continuious pulse.it can timing from 00:00:00 to 23:59:59.)
- 2011-04-13 19:21:39下载
- 积分：1
-
基于CPLD的38译码器程序设计
基于CPLD的38译码器程序设计，使用VHDL语言编程，38译码器显示在数码管上。
- 2023-03-14 08:00:04下载
- 积分：1
-
m_ca7
verilog编写的基于CA算法的m序列发生器，其中验证了多种CA系数来实现m序列。(CA-based algorithm written in verilog m-sequence generator, which verify the CA factor to achieve a variety of m-sequence.)
- 2011-10-26 14:33:59下载
- 积分：1
-
Turbo码编码译码器的研究及其FPGA实现.
在Altera公司的Quartus
II软件平台下完成了基于Log-MAP算法的Turbo码编译码器的FPGA设计及实现。在Turbo码的FPGA设计与实现部分，主要针对了
Turbo码的编译码器中各个重要模块进行了设计和实现，例如编码器中RSC分量译码器、交织器，以及译码器中对数据量化和运算、E函数、SISO分量译码器（分支度量、前向递推、后向递推以及对数释然比的计算）的设计与实现。
- 2022-08-25 16:51:06下载
- 积分：1
-
利用verilog语言设计实现8路FIR滤波
利用verilog语言设计实现8路FIR滤波-Using verilog Language Design and Implementation of 8-channel FIR filter
- 2022-01-26 16:41:16下载
- 积分：1
-
分数时延FIR
说明： 分数时延FIR滤波器FPGA设计的相关资料及软件无线电实验平台MFSS6842使用说明(Fractional delay FIR filter FPGA design related information and software radio experimental platform MFSS6842 instructions)
- 2019-11-18 22:45:35下载
- 积分：1
-
the program two integers and the sum of squared output
本程序实现两个整数平方和相加并且输出结果-the program two integers and the sum of squared output
- 2023-08-09 04:10:02下载
- 积分：1
