登录
首页 » Verilog » 简单的全加器语言代码

简单的全加器语言代码

于 2022-02-03 发布 文件大小:81.93 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

这是一个简单的 1 位全加器语言代码 " 时间刻度 1ns / 1ps 模块 1BitFullAdder ( 输入, 输入的 b 输入的 cin 输出 s 输出 cout) ; 分配 s = a ^ b ^ cin ; 分配 cout = (& b) |(& cin) |(b 和 cin) ; endmodule //Test 工作台 " 时间刻度 1ns / 1ps

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • zybo-Embedded System Design Flow on Zynq
    zybo-Embedded System Design Flow on Zynq 实现ZYBO接受串口的数据,然后将键盘数据的4位二进制码通过四个LED灯显示:
    2022-11-10 09:45:04下载
    积分:1
  • cpsk_dpsk
    数字通信系统相移键控CPSK信号和差分相移键控的调制与解调的VHDL代码(Phase shift keying digital communication system CPSK signals and differential phase-shift keying modulation and demodulation of the VHDL code for)
    2009-11-06 16:11:03下载
    积分:1
  • Verilog数字系统设计教程(第二版) 夏宇闻
    Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)
    2020-06-20 18:40:02下载
    积分:1
  • sram_060803
    SRAM的读写代码,对SRAM进行了乒乓操作,用VHDL语言进行设计,很有参考价值,甚至可以直接复制代码来进行自己的设计(SRAM read and write code, ping-pong operation carried out on the SRAM, using VHDL language design, of great reference value, or even directly copy the code to carry out their own designs)
    2020-12-04 10:39:24下载
    积分:1
  • VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling
    VHDL Code For Full Adder By Data Flow Modelling
    2013-11-08 00:39:04下载
    积分:1
  • amba3-vip-master
    说明:  All AMBA bus protocols - AXI3, AXI4, AXI4-Lite, ACE, AHB
    2021-01-11 10:08:49下载
    积分:1
  • PCIe
    本书共由三篇组成。其中第一篇由第1~3章组成,介绍PCI总线的基础知识。第二篇 由第4~13章组成,介绍PCIExpress总线的相关概念。第二篇的内容以第一篇为基础。(This book comprises a total of three components. The first chapter from the first 1-3 chapters, introduces the basics of the PCI bus. Second by the first 4 to 13 chapters, introduces concepts related PCIExpress bus. The contents of the first to second basis.)
    2020-06-26 17:20:02下载
    积分:1
  • PAL_VGA
    基于FPGA的PAL_VGA转换器的实现.pdf(FPGA-based PAL_VGA converter implementation)
    2009-03-17 14:13:36下载
    积分:1
  • 扩频通信的Verilog工程
    扩频通信的Verilog工程,对从事无线通信的工程人员有参考作用。(Spread spectrum communication Verilog project, engaged in wireless communications engineering staff reference.)
    2017-06-11 10:29:12下载
    积分:1
  • DSW
    改变学习板上的2个电位器对应的2段模拟输入,实现模拟输入,学员观察数码管的数字变化情况,通过改D[4]的值,实现模拟输出.(Changing the learning board two potentiometers corresponding paragraph 2 analog inputs, analog inputs, digital tube digital trainees observe the changes, by changing D [4] value for analog output.)
    2013-06-21 15:31:10下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载