网站首页

简单的全加器语言代码

于 2022-02-03 发布文件大小:81.93 kB

 0  99

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是一个简单的 1 位全加器语言代码 " 时间刻度 1ns / 1ps 模块 1BitFullAdder ( 输入，输入的 b 输入的 cin 输出 s 输出 cout) ；分配 s = a ^ b ^ cin ；分配 cout = (& b) |(& cin) |（b 和 cin）； endmodule //Test 工作台 " 时间刻度 1ns / 1ps

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

liushuideng
使用430的四系点亮流水灯，内置有时钟函数，函数简单，值得一看(The four lines using 430 lit water lights, built-in clock function, the function is simple, eye-catcher)

2013-08-31 15:23:06下载

积分：1
CPU
不同方法实现的CPU系统。同样支持加减乘，逻辑/算术移位，与或非等建议指令。(Different methods to achieve CPU system. Also supports, subtraction, multiplication, logic/arithmetic shift, and the like or recommend instruction.)

2016-04-16 20:30:51下载

积分：1
highpass
高通滤波器的仿真（由matlab和simulink两种方法实现）源文件以及图片示例(Simulation of the high-pass filter (implemented by the two methods matlab and simulink) source files as well as images example)

2013-03-13 18:35:25下载

积分：1
移位寄存器（右移和左移）
module shiftrne(R,L,E,w,Clock,Q); parameter n=4; input [n-1:0]R; input L,E,w,Clock; output reg [n-1:0]Q; integer k; always@(posedge Clock) begin if(L) Q

2023-08-01 00:40:03下载

积分：1
QPSK_modulation
利用FPGA实现QPSK数字调制。编程采用Verilog HDL语言。(By using the FPGA realization of QPSK digital modulation. Use Verilog HDL language programming. )

2016-03-21 19:53:06下载

积分：1
DDR3
spartan6 里使用DDR3IP核，有教程以及源码(spartan6 with ddr3,source and tutorial)

2021-01-07 08:48:52下载

积分：1
UART_RX_
说明： fpga串口的发送程序基于verilog语言拿走不用谢。(The sending program of FPGA serial port is based on Verilog language.)

2020-06-18 04:00:01下载

积分：1
FPGA
实现温度显示，接温度传感器。在4数码管上显示小数点后两位的温度(temperture of FPGA)

2012-03-28 23:12:48下载

积分：1
ArhivaAdrian
Anticipated Adder for Xilinx

2011-11-15 06:57:02下载

积分：1
hwref
spartan 3 hardware reference document xilinx

2009-05-22 19:10:33下载

积分：1

696518资源总数
105559会员总数
1今日下载

简单的全加器语言代码

0 个回复

热门标签

热门下载