登录
首页 » Verilog » zybo-Embedded System Design Flow on Zynq

zybo-Embedded System Design Flow on Zynq

于 2022-11-10 发布 文件大小:3.71 MB
0 140
下载积分: 2 下载次数: 1

代码说明:

zybo-Embedded System Design Flow on Zynq 实现ZYBO接受串口的数据,然后将键盘数据的4位二进制码通过四个LED灯显示:

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DPSK的FPGA调制
    基于FPGA的DPSK调制,包括matlab仿真代码,NCO载波发生器,绝相变化,上变频等,基于Altera FPGA实现,并通过仿真验证。
    2023-06-18 07:55:04下载
    积分:1
  • sdram_hr_hw_4port
    这个是DE2上的SDRAM 四个端口的驱动代码,相当实用!(This is a four-port SDRAM on a DE2 driver code, very useful!)
    2010-07-14 21:21:05下载
    积分:1
  • DongHo
    design a clock using KIT DE1
    2014-09-19 04:46:23下载
    积分:1
  • usb接口系统设计实例
    fpga usb接口系统设计实例,实现了usb通讯,控制相关器件完成高速数据采集,存储,数据处理。-fpga usb interface system design example, the realization of the usb communications, control-related devices to complete high-speed data acquisition, storage, data processing.
    2022-04-28 05:44:11下载
    积分:1
  • 红外接收器的verilog模块
    本模块适合所有红外接收端,使用时请注意修改地址码,要接收的就是识别用户码,代码里有标注,谢谢大家的支持!
    2022-01-26 03:34:43下载
    积分:1
  • verilog-code-style-specification
    企业用verilog代码风格规范 本规范规定了IC设计项目开发过程中VerilogHDL源代码的编写总则、要求及模板文件。(Enterprises with verilog code style guide for the preparation of this specification General IC design project development process VerilogHDL source code, requirements and template files.)
    2015-05-31 16:06:37下载
    积分:1
  • 第八部分 EEPROM读写例程
    在AX309开发板上有一个IIC接口的EEPROM芯片24LC04,容量大小为4Kbit,用户可以用来存放一些硬件设置数据或者用户信息。因为EEPROM为掉电后数据不丢失的存储芯片,另外用户也可以通过IIC总线对它进行多次编程。想要读写EEPROM,我们首先要理解IIC总线读写的时序。
    2023-05-27 18:10:04下载
    积分:1
  • M_M
    此为数学形态滤波器消燥的代码,用于一维信号,涉及一个具体的例子,需要的话可以自己修改,修改相应的结构元素。(This is a mathematical morphology filter away dry code, used to one dimensional signal, involving a concrete example, necessary can change ourselves, change the structure of the corresponding elements)
    2013-08-29 21:36:37下载
    积分:1
  • 基于IIC的EEPROM模型代码
    说明:  基于IIC协议的EEPROM模型,可实现串行数据转并行数据,并行数据转串行数据,分为EEPROM模块,EEPROM_WR模块,signal模块,Top模块(The EEPROM model based on IIC protocol can convert serial data to parallel data and parallel data to serial data. It is divided into EEPROM module and EEPROM module_ WR module, signal module, top module)
    2020-10-02 00:30:24下载
    积分:1
  • Verilog_traffic
    若农场路无车辆,则在高速路保持绿灯。在探测农场路有车辆,高速路上的交通灯应由绿到黄,再到红,并允许农场路方向灯变绿,绿灯亮一段时间,由绿变黄再到红。(If there is no vehicle on the farm road, keep the green light on the highway. There are vehicles on the farm road, the traffic lights on the high speed road should be green to yellow, and then red, and allow the farm road lights to turn green, the green light for a period of time, from green to yellow, then to red.)
    2020-07-17 21:08:48下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载