登录
首页 » Verilog » 简易报文识别器

简易报文识别器

于 2022-02-04 发布 文件大小:1.23 kB
0 84
下载积分: 2 下载次数: 1

代码说明:

里面有状态机的应用,比如在HEAD那个状态,统计5个0x55d5数,那么 如何知道现在希望是55还是d5呢? 假设head_flag信号,若head_flag=0,希望是55;若是head_flag=1,希望是d5。 4. 初值:0;加

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Sys-gen
    System Generator
    2020-10-25 16:40:00下载
    积分:1
  • AD9826-verilog
    使用Verilog编写的ad9826的控制模块(the module of ad9826 with verilog)
    2016-05-09 14:45:37下载
    积分:1
  • exercise
    使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)
    2014-02-20 16:20:33下载
    积分:1
  • e_BIU
    isa MEMORY PLAN eu biu asm
    2020-06-25 19:20:02下载
    积分:1
  • code
    说明:  8位RISC-CPU设计和测试文件,5位操作码支持32条指令,含堆栈实现子程序调用功能。(8-bit risc-cpu design and test file, 5-bit opcode supports 32 instructions, including stack to realize subroutine call function.)
    2020-07-15 20:15:51下载
    积分:1
  • mini_cpu_verilog
    用verilog写的简单的CPU,有详细注释(Use verilog to write a simple CPU, with detailed notes)
    2011-07-16 09:20:27下载
    积分:1
  • VHDL
    产生svpwm波形,可以参考下载,以便学习交流(gennerate SVPWM wave)
    2017-11-21 15:38:29下载
    积分:1
  • FPGA中常用的上升沿检测和下降沿检测代码以及检测是否有边沿,使用的verilog hdl语言
    FPGA中常用的上升沿检测和下降沿检测代码以及检测是否有边沿,使用的verilog hdl语言,有几个写法,附带仿真时序,可以下载学习一下
    2022-05-18 21:54:34下载
    积分:1
  • ad4003
    说明:  AD4003的Verilog程序,验证有用(Verilog code for AD4003)
    2020-08-24 08:18:16下载
    积分:1
  • Synopsys-RTLSystemC
    synopsys的systemc和RTl书籍清晰电子版,专业权威的EDA公司的培训资料(synopsys of systemc and RTl clear electronic version of books, professional authority of the EDA company' s training materials)
    2010-08-11 11:49:49下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载