登录
首页 » Verilog » 使用 fifo 来交换不同的时钟

使用 fifo 来交换不同的时钟

于 2022-02-04 发布 文件大小:999.21 kB
0 91
下载积分: 2 下载次数: 1

代码说明:

这个项目是一个简单的 ISE14.7 项目,使用 fifo 缓冲区不同 clk 区的资料。我们也做了模拟 ISim 嵌入到 ISE14.7 中。事实上,我们可以做它没有相同宽度提取。写时钟到 fifo 是 62 MHz,而读的时钟是 16.368MHz.In 这个项目,我们做模拟只是为了验证是否提取数据是否正确与否。结果表明,有时每三点,提取了一个样品;有时每四点,提取了一个样本。 这个项目可能在 GPS navagition 系统中使用。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • HDMI接口芯片(ADV7513)驱动,1080p60,720p60彩条测试!
    本工程实现了hdmi芯片的配置和驱动测试,可以选择性配置为1080P60,720p60,ddrmode等模式,1080p60和720p60格式的视频图像现在是主流格式,而ddrmode可以大大节省fpga上宝贵的管脚资源,本工程可选择性配置为444或422色彩空间模式,大家可以根据自己的需要,结合本代码中的配置数据和官方文档,进行自己的配置!我个人的代码会在本网站持续更新,希望大家多多关注,下期更新的将是基于verilog的Fat32文件系统的驱动!敬请期待!
    2022-06-16 06:17:37下载
    积分:1
  • 6_ImageBasic
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像基本操作,几何变换,直方图,灰度化处理等(System Generator based image processing engineering, multimedia processing FPGA implementation source code, the basic operation of the image, geometric transformations, histogram, gray processing)
    2020-10-20 20:07:24下载
    积分:1
  • cfi_ctrl
    CFI控制器顶层模块,32位wishbone总线经典接口,用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)
    2020-06-20 17:00:02下载
    积分:1
  • 基于FPGA的ASN.1编码单元的通用解码模块
    本设计旨在实现一种硬件解码模块,这种解码针对ASN.1基本编码规则下的APDU的数据。这种解码模块可以应用在符合GB61850-8-1和GB61850-9-2标准下的GOOSE和SV的MAC层 帧的解码。          本设计亦可以解码通用的ASN.1基本编码规则下的TLV数据流。数据的TAG要求值不大于30,数据的长度范围为1≦LENGTH≦2047,TLV的层级结构不大于4级,整体的数据长度不大于2047。如果需要更大的解码能力则需要修改设计以满足需求。
    2022-03-31 01:09:41下载
    积分:1
  • DTMB
    能够完美产生数字地面电视(DTMB)的信源的程序。帧头模式为模式一。信道可选择,信号加入频偏,延时,后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
    2013-07-25 11:22:28下载
    积分:1
  • wave_coif3
    滤波器的实现,总共为4种,是简单的coif3滤波器的实现方法(The implementation of the filter, a total of 4, is a simple coif3 filter implementation method)
    2018-03-24 21:05:14下载
    积分:1
  • altfp_matrix_mult
    浮点数 矩阵乘法模块 verilog语言编写 可直接调用(Floating-point matrix multiplication module can directly call verilog language)
    2013-12-18 15:08:36下载
    积分:1
  • ALU_verilog
    用verilog语言编写的4位算术逻辑单元ALU,功能参考74181,包含.v文件以及测试用.vwf文件(Verilog languages with four arithmetic logic unit ALU, functional reference to 74,181, including. V documents and testing. Vwf document)
    2008-08-15 11:36:51下载
    积分:1
  • bignum
    a big number class and a calculator using the class
    2012-12-25 10:14:31下载
    积分:1
  • vga
    VGA显示控制:时序控制+像素点的颜色处理显示十字光标(vorilog)(VGA Display Control: Timing Control+ pixel color processing and display cross cursor (vorilog))
    2010-11-27 14:02:12下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载