登录
首页 » Verilog » 带控制器的数据通路实现链表读和累加

带控制器的数据通路实现链表读和累加

于 2022-02-18 发布 文件大小:825.57 kB
0 98
下载积分: 2 下载次数: 1

代码说明:

一个自定义的内存,存储了一个链表,通过数据通路访问内存,读取数据,计算链表累加和,数据通路的控制器由一个有限状态机组成,实现了多状态下控制信号的产生,计算的结果回写到内存制定单元。整个过程介绍了有限状态机的设计以及数据通路控制的基本原理

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ad7606
    AD7606采集代码,用于verilog 驱动 AD7606 adc SPI 串口方式(AD7606 acquisition code, used for Verilog drive AD7606 ADC SPI serial mode)
    2021-05-12 18:30:02下载
    积分:1
  • 基于AHB总线的DMAC系统
    传输特点 1.传输size为字传输。(总线的字长为32位,每次传输32位数) 2.16拍的增量突发传输。 3.支持2个AHB接口,一个用来配置DMA内部寄存器, 4.采用独占总线的方法,当DMA占用总线时,CPU停止一切活动。 5.支持异步复位。          6.本次设计的MDA每次最多传输256个数据,每次总线传输最多传16个数据,   
    2022-04-06 13:34:13下载
    积分:1
  • 超声测距系统
    主要使用特权同学spatan6开发板实现的,适合学习设计超声检测系统的作为初步学习
    2022-02-12 03:59:03下载
    积分:1
  • XAPP_585
    XAPP585 serdes_1_to_7 and serdes_7_to_1 data
    2021-02-04 13:49:57下载
    积分:1
  • De2 lcd1602显示器控制
    在De2开发板上进行简单的控制lcd1602显示器在指定位置显示出指定的ASCII 字符, 语言是verilog HDL。
    2022-03-24 02:00:22下载
    积分:1
  • 串口通信(发送和接收)
    基于verilog语言的串口通信,可以实现数据的发送和接收,代码清晰明了
    2022-01-21 20:44:37下载
    积分:1
  • stm32-and-fpga-communication-by-spi
    该实验完成的功能是STM32与FPGA通信(The function of the experiment is STM32 and FPGA communication)
    2020-11-16 09:29:42下载
    积分:1
  • xa880
    Join repetitive control, Very convenient to use, Iterative self-organizing data analysis.
    2017-07-30 23:02:42下载
    积分:1
  • 4ASKmod2
    讲述4ASK的原理并附有matlab调制解调的源码。。。。。。。。。。 注:原来上传的4ASKmod.zip不要下(The principle tells 4ASK together with modulation and demodulation matlab source. . . . . . . . . . Note: The original upload 4ASKmod.zip not down)
    2013-07-10 00:01:10下载
    积分:1
  • uart766
    ---实现的部分VHDL 程序如下。   --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) --- parity <= parity xor rsr(7) --- elsif std_logic_vector(length_no) = “1010” then --- rbr <= rsr --接收移位寄存器数据进入接收缓冲器--- ...... --- end if(--- achieve some VHDL procedure is as follows.--- Elsif clk1x event and then a clk1x = s--- if td_logic_vector (length_no))
    2007-06-02 12:44:31下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载