网站首页

带控制器的数据通路实现链表读和累加

于 2022-02-18 发布文件大小:825.57 kB

 0  82

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个自定义的内存，存储了一个链表，通过数据通路访问内存，读取数据，计算链表累加和，数据通路的控制器由一个有限状态机组成，实现了多状态下控制信号的产生，计算的结果回写到内存制定单元。整个过程介绍了有限状态机的设计以及数据通路控制的基本原理

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

HOWTO_-Get-Configuration-and-Location-Information
this document used for how to get config and location information of PCI card

2012-07-21 12:26:16下载

积分：1
verilog_lab_solution
Verilog 实验代码。。。经典的，里面都是完整的项目文件。 ISE环境。(Verilog test code. . . Classic, which is a complete project file. ISE environment.)

2011-12-01 23:44:40下载

积分：1
FPGA基于PCIE的DMA测试
利用ISE工具，完成对v6系列的FPGA上PCIE以及DMA数据测试仿真，可以通过编译产生仿真波形，也可以根据自己的开发板烧录到自己的板子上

2023-08-18 13:05:05下载

积分：1
SAR-ADC
Complete Successive approximation Analog to digital converter along with the source code

2013-04-21 23:42:03下载

积分：1
五子棋verilog
资源描述五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog

2022-04-08 19:23:01下载

积分：1
101序列检测器

2022-01-27 21:51:40下载

积分：1
1
verilog 典型电路设计包含各种常用电路的源码和详细的解释，适合新手使用(Verilog typical circuit design includes a variety of commonly used circuit source code and detailed explanations, suitable for beginners to use )

2014-03-19 10:48:41下载

积分：1
ppmencoder
一个八位的并行输入，串行输出的编码器；带有开头结尾帧。(It is an encode with eight palallel input and a serial output.)

2020-11-23 01:19:34下载

积分：1
claa
vhdl code for carry lookahead addder

2014-02-05 00:26:26下载

积分：1
5_ADC_Lab
基于altera公司MAX10型FPGA的ADC调试程序(ADC-based debugger altera company MAX 10 type of FPGA)

2015-11-18 10:56:16下载

积分：1

696518资源总数
105559会员总数
1今日下载

带控制器的数据通路实现链表读和累加

0 个回复

热门标签

热门下载