登录
首页 » Verilog » 带控制器的数据通路实现链表读和累加

带控制器的数据通路实现链表读和累加

于 2022-02-18 发布 文件大小:825.57 kB
0 124
下载积分: 2 下载次数: 1

代码说明:

一个自定义的内存,存储了一个链表,通过数据通路访问内存,读取数据,计算链表累加和,数据通路的控制器由一个有限状态机组成,实现了多状态下控制信号的产生,计算的结果回写到内存制定单元。整个过程介绍了有限状态机的设计以及数据通路控制的基本原理

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ldpc算法
    Basic principle of LDPC code and FPGA implementation of LDPC code
    2020-06-22 20:00:01下载
    积分:1
  • 数字秒表的设计
    设计一个秒表,系统时钟选择时钟模块的1KHz,由于计时时钟信号为100Hz,因此需要对系统时钟进行10分频才能得到,之所以选择1KHz的时钟是因为七段码管需要扫描显示,所以选择1KHz。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,按下复位键,系统复位,所有寄存器全部清零;按下开始键,秒表启动计时;按下停止键,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下开始键,秒表继续计时,除非按下复位键,系统才能复位,显示全部为00-00-00。
    2022-02-07 06:46:24下载
    积分:1
  • 灰色计数器
    资源描述这是一个verilog代码转换成二进制码格雷码,这有助于减少开关活动从而功率降低。
    2023-03-03 23:45:04下载
    积分:1
  • 091655
    基于fpga的coms摄像头 扫描,参考文献,(Fpga based on the coms camera scan, reference literature,)
    2010-08-09 01:03:12下载
    积分:1
  • altremote_update_cyclone5
    altera remote updata cyclone5 平台例程,无nios核版本(altera remote updata cyclone5 platform routine do not use nios)
    2021-04-23 17:38:47下载
    积分:1
  • 基于FPGA的 图像边缘检测 的相关代码和仿真图
    基于FPGA的 图像边缘检测 的相关代码和仿真图
    2023-01-18 02:40:03下载
    积分:1
  • H.264 VHDL Encoder
    nova是一个低功耗的H.264/AVC基线解码器,面向移动应用。它是一种专用的、全硬连线的ASIC设计,不使用任何GPP/DSP核心。H.264硬件编码器被设计成一个模块化系统,具有小型、高效、低功耗的组件,可以完成定义良好的任务。设计的主要目的是使一个可伸缩的编码器适用于百万像素的图像,适用于相机头和低功耗录像机。
    2022-02-21 19:25:26下载
    积分:1
  • 基于nexy4的FPGA按键去抖
       基于fpga开发板的按键去抖verilog代码实现
    2023-05-07 04:45:02下载
    积分:1
  • 发送卡
    led 发送卡代码(led send card verilog)
    2021-04-06 11:19:02下载
    积分:1
  • cfi_ctrl
    CFI控制器顶层模块,32位wishbone总线经典接口,用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)
    2020-06-20 17:00:02下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载