登录
首页 » Verilog » FPGA基于DDS数字信号发生器设计(方波、三角波、正弦波)频率可调,步进可调

FPGA基于DDS数字信号发生器设计(方波、三角波、正弦波)频率可调,步进可调

于 2022-02-05 发布 文件大小:11.57 MB
0 188
下载积分: 2 下载次数: 4

代码说明:

完整的FPGA项目,下载即可使用。使用时先指定FPGA(项目使用的是Cyclone IV)芯片型号,指定引脚,然后烧录即可。 本项目明显优于网络上其他的DDS信号发生器,产生波形步进十分精细(可调),最高频率高,波形形状好,并且经过signal Tap II 以及泰克示波器的实际测试。还可以进行波形的拓展,只需要对ROM进行重新编写即可,喜欢的朋友们可以下载。 文件解压后16.3M,压缩后11M,不是那些垃圾、骗积分的帖子,希望可以通过交流来获得进步。本人985高校普通本科生一枚,各位朋友们可以相互交流,喷子走开即可。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 3
    说明:  利用vhdl语言编写的译码器程序,采用两种不同方式(The use of language decoder vhdl program, using two different ways)
    2009-11-17 13:14:45下载
    积分:1
  • 1553B总线接口技术研究及FPGA实现
    基于FPGA的1553b接口设计详细设计论文(1553B design based on FPGA)
    2019-04-18 11:02:52下载
    积分:1
  • SD_rtl
    用verilog实现sd卡读写,亲测可用(Implementation of SD card read and write with Verilog)
    2020-12-27 21:49:02下载
    积分:1
  • 并行LMS均衡FPGA实现
    实现FPGA的并行LMS均衡,主要是均衡计算权值系数的算法过程,verilog语言,模块的输入为输入的X信号,输出为权值系数W,以及最后的输出Y。实现了LMS 的并行均衡过程
    2023-09-08 06:15:03下载
    积分:1
  • CAN协议控制器的Verilog实现
    说明:  基于FPGA的CAN总线控制器,VERILOGHDL源代码,Q2仿真实现。可用。(FPGA-based CAN Bus Controller, VERILOGHDL source code, Q2 Simulation. Available.)
    2020-11-26 15:29:31下载
    积分:1
  • an471
    说明:  FPGA PLL 分析,包括时序分析等等。。。。。。。。。(FPGA PLL Analysis)
    2010-04-25 20:35:08下载
    积分:1
  • DES
    说明:  自己写的DES的verilog实现。输入输出实现了并转串。(DES algorithm implemented in verilog.)
    2020-12-03 16:19:25下载
    积分:1
  • cnt60
    六十进制计数器,VHDL编写的计数器,本科电子的可能有些实验可以用到(counter Possible experiments of undergraduate electronics can be used)
    2021-04-07 11:59:01下载
    积分:1
  • float_mult32x32.v
    verilog 语言写的FPGA内部实现硬件浮点乘法器的源码,两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock cycles.)
    2018-07-19 17:33:42下载
    积分:1
  • WB_I2C
    Routine for I2C in VHDL
    2009-03-21 03:32:58下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载