-
AD转换
FPGA为altera的EP4CE10F17C8,AD芯片为TLC519，验证成功，可以进行小电压数模转换
- 2022-07-27 18:29:40下载
- 积分：1
-
四则计算器
基于basys3制作的简易四则运算计算器，能够计算加减乘除，将每部分代码封装成ip和在vivado 2015.4上进行开发，结果正确，
- 2022-08-10 20:52:49下载
- 积分：1
-
wallace_multiplier
华莱士树乘法器，运用了华莱士树状结构和布斯算法，提高了速度(The Wallace tree multiplier uses the Wallace tree structure and the Buss algorithm to increase speed)
- 2020-12-26 10:29:03下载
- 积分：1
-
基于fpga的dm900a模块
DM9000A简介 主要特点 DM9000A实现以太网媒体介质访问层(MAC)和物理层(PHY)的功能，包括MAC数据帧的组装／拆分与收发、地址识别、CRC编码／校验、MLT-3编码器、接收噪声抑制、输出脉冲成形、超时重传、链路完整性测试、信号极性检测与纠正等。 工作原理 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2023-01-16 11:05:03下载
- 积分：1
-
sixlift
一个数字电路设计：六层电梯自动运行的VHDL程序(a digital circuit:sixlift design)
- 2013-05-02 19:31:59下载
- 积分：1
-
1 bit full adder
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 19:40:20 01/09/2019
// Design Name:
// Module Name: fulladder
// Project Name:
// Target Devices:
// Tool versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module fulladder(
input a, b, cin,
output s, cout
);
assign s=a^b^cin;
assign cout= a&b| b&cin | cin&a;
endmodule
- 2022-02-12 01:48:54下载
- 积分：1
-
Construction-and-Experimental-Evaluations-of-User
Construction and Experimental Evaluations of User-Centered Power
- 2011-11-29 08:35:34下载
- 积分：1
-
DongHo
design a clock using KIT DE1
- 2014-09-19 04:46:23下载
- 积分：1
-
taxivalue
我用FPGA来实现，这是一个出租车计价器，用来计算里程，我已在Quartus 2实现。(I used the FPGA to achieve, this is a taxi meter, calculate the mileage, I have been in quartus 2 to achieve.)
- 2020-07-12 19:08:52下载
- 积分：1
-
用verilog语言实现的霍夫曼压缩编码算法
说明： 一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)
- 2019-11-18 18:29:45下载
- 积分：1
|
联系客服（QQ：3324461878）
