-
BCHencodeanddecode
bch 编码和译码，用硬件语言vhdl实现(bch edcode and decoder)
- 2020-06-28 18:00:01下载
- 积分：1
-
RS232
基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用(VHDL based on the RS232 communication procedures, including complete source code, locking pin, as well as download files documents can be directly downloaded using)
- 2008-07-27 13:19:28下载
- 积分：1
-
juchibo
用vhdl语言生成锯齿波，数据可自行改变(Sawtooth wave with vhdl language generation, the data can change by itself)
- 2011-12-21 19:29:51下载
- 积分：1
-
Manip_NIOS_1
nios processor example 1
- 2015-05-22 00:17:43下载
- 积分：1
-
FIRDF_design
FIR带通、带阻滤波器设计，需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)
- 2020-09-28 15:17:44下载
- 积分：1
-
Verilog数字系统设计教程(第二版) 夏宇闻
说明： Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)
- 2020-06-20 18:40:02下载
- 积分：1
-
ddc8chou
8倍抽取的DDC模块。verilog写的，调试通过(failed to translate)
- 2011-12-21 16:25:58下载
- 积分：1
-
CircuitDesignwithVHDL[1]
这主要是学习vhdl和fpga设计的一些资料(study for vhdl and fpga)
- 2009-05-13 09:31:26下载
- 积分：1
-
Verilog LDPC码
module LDPC (clk,reset, data_in, data_in_en, velocity, /*输入信号码率选择*/ data_out, data_out_en, indication /*输出信号，第一个127要删除前5成7488，指示第一个127*/ );input clk,reset;input data_in,data_in_en;input[1:0] velocity; //码率选择信号output[126:0] data_out;output data_out_en;output indication;
- 2023-08-01 22:05:03下载
- 积分：1
-
FPGA双口RAM的Verilog代码实现
本程序是本人按照教程一步一步生成的，内部有textbench可以进行仿真验证。
- 2022-03-20 22:15:54下载
- 积分：1
|
联系客服（QQ：3324461878）
