网站首页

Verilog LDPC码

于 2023-08-01 发布文件大小:8.79 kB

 0  112

下载积分: 2 下载次数: 1

我要下载

代码说明：

module LDPC (clk,reset, data_in, data_in_en, velocity, /*输入信号码率选择*/ data_out, data_out_en, indication /*输出信号，第一个127要删除前5成7488，指示第一个127*/ );input clk,reset;input data_in,data_in_en;input[1:0] velocity; //码率选择信号output[126:0] data_out;output data_out_en;output indication;

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

RISC 微控制器
RISCMCU 基于功能和 Atmel AVR AT90S1200 RISC 微控制器指令集。该项目的目的是设计完整的 Atmel AVR AT90S1200。的微控制器必须能够放入该有针对性的 FPGA 设备，是 Altera EPF10K20，在 Altera UP1 教育董事会中提供。不能的功能在 FPGA (模拟比较器、上拉电阻等) 和哪些不实施关键的 CPU （看门狗重启等）的操作将被忽略。

2022-07-09 11:32:13下载

积分：1
dds
说明：实现数字频率合成实验，加载数据ram,形成波形(The experiment of digital frequency synthesis is realized, and the data RAM is loaded to form the waveform)

2020-11-10 18:12:36下载

积分：1
Multiplier
圖形介面乘法器,也可自行使用verilog去改(Graphical interface multiplier, also free to use verilog go and change)

2012-10-25 21:12:49下载

积分：1
udp_send1
基于FPGA的UDP硬件协议栈，全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。支持外部phy的配置，支持GMII和RGMII模式。以下是接口 input clk50, input rst_n, /////////////////////// //interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output wr_full, output [7:0] rd_data, input rd_clk, input rd_en, output rd_empty, input [31:0] local_ipaddr, //FPGA ip address input [31:0] remote_ipaddr, //PC ip address input [15:0] local_port, //FPGA port number //interface to ethernet phy output mdc, inout mdio, output phy_rst_n, output is_link_up, `ifdef RGMII_IF input [3:0] rx_data, output logic [3:0] tx_data, `else input [7:0] rx_data, output logic [7:0] tx_data, `endif input rx_clk, input rx_data_valid, input gtx_clk, output logic tx_en(UDP hardware stack, written in system verilog, do nt need CPU.Projgect includes MAC Layer,support phy configuration.support gmii and rgmii mode. the interface is as the follows: input clk50, input rst_n, /////////////////////// //interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output wr_full, output [7:0] rd_data, input rd_clk, input rd_en, output rd_empty, input [31:0] local_ipaddr, //FPGA ip address input [31:0] remote_ipaddr, //PC ip address input [15:0] local_port, //FPGA port number //interface to ethernet phy output mdc, inout mdio, output phy_rst_n, output is_link_up, `ifdef RGMII_IF input [3:0] rx_data, output logic [3:0] tx_data, `else input [7:0] rx_data, output logic [7:0] tx_data, `endif input rx_clk, input rx_data)

2016-03-10 15:23:29下载

积分：1
QPSK_System
实现QPSK系统的调制解调仿真，基带成形滤波器采用升余弦滚降滤波器，将仿真的误码率与理论误码率作了比较(Implement QPSK modulation and demodulation simulation system, the baseband shaping filter using Raised Cosine filter will BER simulation were compared with the theoretical BER)

2020-12-22 15:39:07下载

积分：1
multi_booth
基于quartus的布斯乘法器的verilog 实现。布斯乘法算法是计算机中一种利用数的2的补码形式来计算乘法的算法。该算法由安德鲁·唐纳德·布斯于1950 年发明，当时他在伦敦大学伯克贝克学院做晶体学研究。布斯曾使用过台式计算器，由于用这种计算器来做移位计算比加法快，他发明了该算法来加快计算速度。(The verilog codes of booth multiplier based on quartus. Booth multiplication algorithm is a computer algorithm using the complement form of number 2 to calculate the multiplication. The algorithm was invented in 1950 by Andrew Donald booth, who was working on crystallography at birkbeck college, university of London. Booth used a desktop calculator, and because it was faster to do shifts than to add, he invented the algorithm to speed up the calculations.)

2019-01-06 10:03:08下载

积分：1
Cache verilog代码
应用背景原创VERILOG HDL 实现数据指令CACHE的操作，LRU替换算法，包括1路组相连和2路组相连，包含ISE工程文件，亲测可用，初学者必备关键技术采用verilog语言设计的ARM cache，包含tb文件，写回策略。LRU替换算法

2023-05-15 11:40:03下载

积分：1
i2c 模块大师 & 奴隶
现在我做的一些项目使用 i2cwhile wellso 我在这里做项目，i2c 奴隶啊不努力获取一些有关它的信息这里是 i2c 主代码

2022-05-15 03:13:05下载

积分：1
RANGEN
2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)

2020-10-27 17:09:59下载

积分：1
循环码的verilog编码程序
(7,4)循环码的verilog编码程序，（7，4）循环码的verilog译码程序((7,4) cyclic code Verilog coding procedures, (7,4) cyclic code the verilog decoding procedure)

2020-06-27 02:00:02下载

积分：1

696516资源总数
106442会员总数
11今日下载

Verilog LDPC码

0 个回复

热门标签

热门下载