登录
首页 » Verilog » 使用 nios 和 verilog hdl tcp/ip 通信通过使用来创建 DM9000A,它可以起到 5 Mb/s

使用 nios 和 verilog hdl tcp/ip 通信通过使用来创建 DM9000A,它可以起到 5 Mb/s

于 2022-02-06 发布 文件大小:539.80 kB
0 90
下载积分: 2 下载次数: 1

代码说明:

使用 nios 和 verilog hdl tcp/ip 通信通过使用来创建 DM9000A,它可以工作到 5 Mb/s 我已经用它在 DE2 板,你下载它和可以将复制到您的项目,然后使用它直接

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SD 基于引用 verilog CRC7 计算器
    能为 sd 和 eMMC 参考,基于 verilog 的计算器计算 crc7,你会喜欢它。很好,说的源代码是太瘦了,没问题,但是你能感觉到,代码本身是很好的尽你所能 see.also,包含.exe 程序计算,其中你可以竞争。
    2023-08-31 18:45:04下载
    积分:1
  • verilog模块练习
    这份是verilog新手学习的模块化设计,新手通过这份资料可以很快上手verilog,该份资料几乎包括在verilog后续的学习中需要的各个模块。
    2022-01-26 05:55:08下载
    积分:1
  • verilog_DATA_displays
    使用verilog语言,滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)
    2014-01-16 10:49:55下载
    积分:1
  • sdram-control-verilog
    SDRAM控制器源码,内含完整的控制器verilog源代码和测试代码,超值哈。(This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1.)
    2009-12-11 15:01:46下载
    积分:1
  • 基于XILINX FPGA的OFDM通信系统基带设计
    基于XILINX FPGA的OFDM通信系统基带设计 浙江大学出版社出版 ofdm verilog HDL语言(Baseband Design of OFDM communication system based on XILINX FPGA, published by Zhejiang University press)
    2017-09-04 21:23:49下载
    积分:1
  • Netfpga full 213
    下一代无线通信系统功能高度动态配置,在那里的循环前缀长度变化的传输方式,框架结构,与更高级别的协议。
    2022-02-24 17:13:07下载
    积分:1
  • fpga通过usb 向电脑发送计数器的数据
    fpga通过usb 向电脑发送计数器的数据  程序亲测可用
    2022-03-07 13:28:09下载
    积分:1
  • pinlvji
    使用FPGA测量频率大小,并且在数码管上进行显示(Frequency measurement using FPGA and display on digital tube)
    2020-06-18 10:20:02下载
    积分:1
  • subway-ticket-vending-system
    本设计是基于FPGA设计一个地铁自动售票系统。 本设计采用自顶向下的模块化设计方法,基于FPGA使用VHDL语言设计制作一个地铁自动售票控制系统,该系统能出售2条线路3种不同价位的票,完成售票、找零、显示等功能。(The design is based FPGA design of a subway ticket vending system. This design uses a top-down, modular design method, a subway ticket vending control system based on FPGA using VHDL language design, the system can sell two lines of different priced tickets, complete the ticket, give change, display and other functions .)
    2013-02-27 12:59:49下载
    积分:1
  • DDS_signal_genarator
    这是一个利用verilog语言编写的信号发生器的例子,值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
    2013-12-23 10:12:52下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载