登录
首页 » Verilog » 数字秒表的设计

数字秒表的设计

于 2022-02-07 发布 文件大小:570.38 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

设计一个秒表,系统时钟选择时钟模块的1KHz,由于计时时钟信号为100Hz,因此需要对系统时钟进行10分频才能得到,之所以选择1KHz的时钟是因为七段码管需要扫描显示,所以选择1KHz。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,按下复位键,系统复位,所有寄存器全部清零;按下开始键,秒表启动计时;按下停止键,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下开始键,秒表继续计时,除非按下复位键,系统才能复位,显示全部为00-00-00。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • XilinxFpgaDesignAndTest
    Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程(Xilinx fpga design training for Chinese curricula, better start learning FPGA Tutorial)
    2020-08-13 15:58:30下载
    积分:1
  • Poiseuille_BB_solution
    LBM用于Poiseuille流初学者程序,直接反弹格式(LBM Poiseuille)
    2021-02-24 15:49:39下载
    积分:1
  • xadc_temperature
    说明:  用于FPGA中zynq的温度上报,通过逻辑方式。(It is used to report the temperature of zynq in FPGA by logic)
    2019-12-18 11:47:43下载
    积分:1
  • sopcAD7352nios
    基于sopc的7352的ad模块的nios软核多通道编写,verilog 写的(The sopc 7352 AD module nios soft core multichannel write. Rar )
    2012-11-03 21:37:42下载
    积分:1
  • 负数的三重移位
    它们是位加法器macha oekeokoekwawadfgvmaeslf;ak;qedkdfsmlaslkmdf,m;
    2022-02-05 18:56:43下载
    积分:1
  • BT656_RGB
    BT656转RGB的算法实现代码,使用VORILOG语言编写(BT656-->RGB, verilog)
    2021-02-24 09:39:39下载
    积分:1
  • sp6ex7
    说明:  ISE与Modelsim联合仿真库编译与关联设置。(ISE and Modelsim joint simulation library compilation and associated settings.)
    2020-07-03 14:17:10下载
    积分:1
  • Verilog Jpeg 编码器
    这个核接收红色,绿色和蓝色的像素值作为输入,就像从一个tiff图片文件一样,产生构建一个JPEG图片所需的JPGE比特流。这个核是用通用的、一般的Verilog代码编写,可以运行到任何FPGA上。这个核不依靠于任何的专用IP核,所有用来实现JPEG编码器的功能都是用Verilog编写的,整个代码都是独立的。这个核在不同的量化和霍夫曼表下,在很多图片上仿真过。效果很好!
    2022-03-12 01:53:29下载
    积分:1
  • Noc
    说明:  credit base network on chip(network on chip (noc))
    2020-06-19 11:40:02下载
    积分:1
  • uart
    可以进行连续uart串口读写999次以上不出错,已经检测成功(It can read and write serial UArt more than 999 times without error. It has been detected successfully.)
    2020-06-15 22:50:02下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载