登录
首页 » Verilog » 数字秒表的设计

数字秒表的设计

于 2022-02-07 发布 文件大小:570.38 kB
0 167
下载积分: 2 下载次数: 1

代码说明:

设计一个秒表,系统时钟选择时钟模块的1KHz,由于计时时钟信号为100Hz,因此需要对系统时钟进行10分频才能得到,之所以选择1KHz的时钟是因为七段码管需要扫描显示,所以选择1KHz。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,按下复位键,系统复位,所有寄存器全部清零;按下开始键,秒表启动计时;按下停止键,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下开始键,秒表继续计时,除非按下复位键,系统才能复位,显示全部为00-00-00。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • rs232串口通信代码
    资源描述自己编写的rs232串口程序,仿真通过,并有附带的串口调试助手。
    2023-06-20 21:30:04下载
    积分:1
  • iq_balance
    调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
    2021-04-23 17:48:47下载
    积分:1
  • ADS8509
    FPGA驱动高输入电压范围的ADS8509芯片,采样范围广,适合前端大信号处理(FPGA drive a high input voltage range ADS8509 chip, sampling a wide range, suitable for large front-end signal processing)
    2015-08-10 22:03:59下载
    积分:1
  • PID控制规律及控制器实现
    资源描述描述了PID控制规律及控制器实现及用Simulink建立PID控制器及构建系统模型与仿真方法
    2022-03-26 04:12:52下载
    积分:1
  • FIRDF_design
    FIR带通、带阻滤波器设计,需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)
    2020-09-28 15:17:44下载
    积分:1
  • verilog spwm
    电子设计竞赛中获二等奖,在FPGA中实现的两路自然采样SPWM
    2022-01-25 20:26:57下载
    积分:1
  • Lab3_mux24a
    4位2选1多路选择器的设计与实现。nexy3开发板。本实验中用Verilog语句来描述。(Xilinx ISE 12.3.nexy3.)
    2014-03-30 09:31:54下载
    积分:1
  • clock_6
    ds1302时钟驱动程序,已在quartus上验证可以是直接使用(DS1302 clock driver, which has been verified on quartus, can be used directly)
    2020-06-24 12:00:02下载
    积分:1
  • LBJ
    SPI接口协议,将spi总线转换成为LOCALBUS总线(SPI interface protocol, the spi bus converted into LOCAL BUS bus)
    2021-03-30 09:49:10下载
    积分:1
  • Verilog-shift-mulfunction
    FPGA verilog 实现任意位宽的移位相乘法,有符号小数或者有符号整数相乘。函数调用方式(FPGA verilog achieve any bit-wide shift multiplication , signed or signed decimal integer multiplication . Function call )
    2014-06-21 17:08:12下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载