登录
首页 » Verilog » FPGA SDRAM读写

FPGA SDRAM读写

于 2022-07-05 发布 文件大小:3.03 MB
0 128
下载积分: 2 下载次数: 1

代码说明:

SDRAM即同步动态随机存储器,同步是指memory工作需要同步时钟,内部命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断地刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cfft_control
    vhdl code for cyclic cfft control
    2011-04-05 14:42:09下载
    积分:1
  • hidejj
    实现线性反馈移位寄存器的verilog实现(lfsr use verilog for the zip)
    2017-08-02 14:23:12下载
    积分:1
  • FPGAVHDL
    vhdl例程代码大全,包含流水灯,数码管,AD,DA转换等(Guinness vhdl code routines, including water lights, digital, AD, DA conversion)
    2020-12-17 12:19:13下载
    积分:1
  • TOPWAY-UC1698-AppNote-V0.2
    UC1698U驱动160*160LCD中文应用及例程(UC1698U driver 160* 160LCD Chinese applications and routines)
    2013-05-23 09:25:56下载
    积分:1
  • update-for-the-item-CVFX-C02
    This is the update firmware for CVFX-C02, 7" motorized touch screen car dvd player gps
    2013-06-30 03:39:08下载
    积分:1
  • seven-voting
    用verilog 语言实现七人投票表决器(verilog seven voting)
    2020-09-24 10:57:48下载
    积分:1
  • 设计和ASIC平台实现DDR SDRAM控制器
    专用的内存控制器是素数在不包含的微处理器的应用程序的重要性(高端应用)。内存控制器提供内存刷新指令信号,读取和写入操作和SDRAM的初始化。我们的工作将集中于ASIC双数据速率(DDR)SDRAM设计方法控制器位于DDR SDRAM和总线之间高手。控制器简化了SDRAM命令接口标准的系统的读/写接口,也优化的读/写周期的存取时间。双倍数据速率(DDR)SDRAM控制器使用Cadence RTL实现编译器。
    2023-02-20 15:00:04下载
    积分:1
  • project1
    音乐计算器的设计与实现。完成加减与或比较计算,能显示进位借位零位,能根据结果的正负发出两首不同的音乐。(Design and implementation of music calculator. Complete addition and subtraction and comparison calculation, can display carry and borrow zero, can send out two different music according to the positive and negative results.)
    2020-08-16 23:38:25下载
    积分:1
  • FPGA-based--DC-speed-controller
    针对某船舶模型定位系统中调速电机,以FPGA(现场可编程门阵列)为控制器,采用数字比例积分调节器实现电机的速度控制算法,设计出数字化调速控制器(Positioning system for a ship model in the motor speed, the FPGA (field programmable gate array) for the controllers, proportional integral regulator with digital speed of the motor control algorithm, designed digital speed controller)
    2011-05-17 15:50:57下载
    积分:1
  • xge_mac_latest.tar
    用Verilog编写的以太网控制器,可以使用,里面是全部verilog源码(Ethernet controller based on Verilog, can be used directly, all verilog files)
    2015-12-21 17:12:51下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载