登录
首页 » Verilog » 四位全加器的Verilog源代码

四位全加器的Verilog源代码

于 2022-02-07 发布 文件大小:215.07 kB
0 98
下载积分: 2 下载次数: 1

代码说明:

应用背景小的verilog程序,实现一四位全加器的功能。它有两大模块。一个是四位全加器,另一个是一位全加器,它是采用组合逻辑,不复杂,但简洁明了。这将是一个很好的第一步,学习verillog。适合初学者练习。关键技术只是Verilog和组合逻辑实现一四位加法器。它建立了2个模块。一个是大 ;框架,其他作品如子功能。家庭 ;spratan-3e XC3S100E,设备,包装cp132。全加器意味着它有一个进位,它可以显示的进行,如果过流发生。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog黄金参考指南中文版
    Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个简明的快速参考指南。(Verilog Golden Reference Guide is a concise and fast reference guide for Verilog Hardware Description Language and its syntax and semantics merging and its application to hardware design.)
    2020-06-18 04:20:02下载
    积分:1
  • v3
    说明:  mojo v3 complete eagle schematic
    2018-02-08 22:47:52下载
    积分:1
  • SineGen
    Basic VHDL code to create a sine wave generator for an FPGA board.
    2014-01-24 01:04:15下载
    积分:1
  • car
    基于Xilinx公司的ISE软件开发的智能循迹避障小车的源代码,用Verilog语言,传感器有红外传感器以及超声波传感器(Xilinx' s ISE-based software development intelligent car tracking avoidance source code, using Verilog language, the sensor has an infrared sensor and ultrasonic sensors)
    2015-03-21 18:06:18下载
    积分:1
  • vga 控制器
    这是语言代码的 vga 控制器,为使用 fpga 德 70 altera 和使用 quartus, 此过程描述的水平像素计数器的操作。同步设置计数器为零 fpga_reset_n 应用时。计数器上的每个像素时钟的上升沿的递增。水平像素计数器的范围是 [0,793]。当计数器达到 793 时,它翻转为零在下一个周期。因此,该计数器有 794 像素时钟的期间。同为 25 MHz 的像素时钟,这一段时间的 31.76 μ s 转化。
    2022-07-24 06:02:42下载
    积分:1
  • VGA
    VHDL语言实现VGA的显示彩条横条九宫格的功能。(VGA display color of the VHDL language bar Jiugongge function.)
    2013-05-07 10:04:10下载
    积分:1
  • shuzizhong3
    数字钟VHDL软件设计,包含多种功能,报时,12,24切换,调时(The design of VHDL digital clock software, including a variety of functions, timer, 12,24 switch, adjustable)
    2016-05-27 11:41:22下载
    积分:1
  • PCIeData-Link-Layer-Specifications
    PCIe数据链路层的协议详解,对做PCIe接口有非常重要的指导价值。(PCIe data link layer protocol detailed, do PCIe interface very important value.)
    2012-08-31 12:33:15下载
    积分:1
  • I2C
    关于I2C总线协议的verilog代码,里面包括了3个verilog代码(I2C bus protocol verilog code, which includes three verilog code)
    2012-08-31 14:31:29下载
    积分:1
  • Convolution
    卷积程序的Verilog程序,实现卷积功能(Convolution program Verilog program to achieve convolution function)
    2017-10-14 19:46:22下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载