-
次源码实现一个扩频接收机系统，用VHDL语言编写，并且有完整得测试程序
次源码实现一个扩频接收机系统，用VHDL语言编写，并且有完整得测试程序-Second source to achieve a spread spectrum receiver system, using VHDL language, and have a complete test procedure was
- 2023-03-07 13:30:03下载
- 积分：1
-
GW48
vhdl语言试验箱GW48的各种模式引脚图。。(vhdl language the various modes of chamber GW48 pin map. .)
- 2010-01-20 13:20:28下载
- 积分：1
-
VHDL 基础语法篇
VHDL 基础语法篇 —— VHDL
VHDL硬件描述语言
1.1 VHDL概述
1.1.1 VHDL的特点
VHDL语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，由于
VHDL语言来源于C、Fortran等计算机高级语言，在VHDL语言中保留了部分高级语言的原
语句，如if语句、子程序和函数等，便于阅读和应用。具体特点如下：
1. 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下
（top-down）的设计，同时也支持结构、行为和数据流三种形式的混合描述。
2. VHDL的设计单元的基本组成部分是实体（entity）和结构体（architecture），实体包含设
计系统单元的输入和输出端口信息，结构体描述设计单元的组成和行为，便于各模块之间数
据传送。利用单元（componet）、块（block）、过程（procure）和函数（function）等语句，
用结构化层次化的描述方法，使复杂电路的设计更加简便。采用包的概念，便于标准设计文
档资料的保存和广泛使用。(VHDL Basic Grammar Paper)
- 2020-06-20 14:20:01下载
- 积分：1
-
Detailed description of the FPGA design flow of the entire FPGA design flow full...
详细的说明了FPGA设计的整个流程
FPGA设计全流程Modelsim>>Synplify.Pro>>ISE-Detailed description of the FPGA design flow of the entire FPGA design flow full Modelsim> > Synplify.Pro> > ISE
- 2022-11-01 22:10:02下载
- 积分：1
-
展位乘数 VHDL 源代码
8位有符号编码的整数基改性
- 2022-06-14 01:22:33下载
- 积分：1
-
VHDL开发环境，四人抢答器，实现了四个人能同时抢答的功能。...
VHDL开发环境，四人抢答器，实现了四个人能同时抢答的功能。-VHDL development environment Answer four, and the realization of the four functions at the same time Answer.
- 2022-07-26 14:54:56下载
- 积分：1
-
FPGA-Labview
Design FPGA in Labview
- 2015-05-27 23:39:27下载
- 积分：1
-
DEBOUNCE
DEBOUNCEfpga的实现，运用软件实现数码管的变化(fpga of the)
- 2013-06-03 18:25:49下载
- 积分：1
-
ram2fifo
异步fifo实现，通过双口ram实现异步fifo(Asynchronous FIFO implementation, through dual port RAM to achieve asynchronous FIFO)
- 2018-09-21 09:25:35下载
- 积分：1
-
quartusandmodelsim
本文档对quartus与modelsim运用操作描述十分详细，对初学者，会有很大帮助！(Quartus and modelsim this document on the use of operations described in great detail, for beginners, there will be a great help!)
- 2010-08-30 23:51:02下载
- 积分：1
