-
有关FIFO的代码
用VHDL语言写的代码 包括全局的输入时钟缓冲器来去抖动，块RAM模块65536*10，读数据，写数据，空标志信号的产生，满标志信号的产生，读写使能信号的产生七个模块！对各位有帮助噢！
- 2023-01-20 22:45:04下载
- 积分：1
-
Verilog-
VHDL的基本语法，应用，建模，编程示例等...(Introduction to VHDL basic syntax, applications, modeling, programming example and so on ...)
- 2012-03-13 19:59:29下载
- 积分：1
-
Exercise4
说明： AES TSAPI Retrieve Event in Non-blocking Mode
- 2019-05-07 20:04:58下载
- 积分：1
-
an471
说明： FPGA PLL 分析，包括时序分析等等。。。。。。。。。(FPGA PLL Analysis)
- 2010-04-25 20:35:08下载
- 积分：1
-
ECHO_DE2
Very good info. for RS-232 echo VHDL code .
- 2008-05-31 00:41:53下载
- 积分：1
-
This is a use of the VHDL language Parallel to Serial procedures, In altera deve...
这是一个用VHDL语言编写的并口转串口程序，在altera开发系统下验证通过，运用于开发板与计算机之间的通信，源程序可以提供参考-This is a use of the VHDL language Parallel to Serial procedures, In altera development system under test passed, the development of applied between the panels and computer communications, can provide a reference source
- 2022-03-23 13:41:19下载
- 积分：1
-
8位CPU软核设计与应用研究
8位CPU软核设计与应用研究-8-bit CPU design and application of soft-core research .......
- 2022-03-21 23:18:32下载
- 积分：1
-
Verilog prepared practical multi
verilog编写实用多功能电子表-Verilog prepared practical multi-function electronic Table
- 2022-04-23 06:46:24下载
- 积分：1
-
turbo_encode
turbo码的编码程序,verilog HDL,在ISE环境中(turbo code encoding process)
- 2014-03-29 15:09:58下载
- 积分：1
-
zixiechengxu
用verilog编写的包含有与DSP通信，三电平svpwm实现的程序，(Written in verilog contains communicate with the DSP, three-level svpwm realize the procedures)
- 2021-04-18 15:28:51下载
- 积分：1
