登录
首页 » VHDL » xilinx 开发板程序,VGA控制显示

xilinx 开发板程序,VGA控制显示

于 2022-03-29 发布 文件大小:164.60 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

xilinx 开发板程序,VGA控制显示-Xilinx development board procedures, VGA display control

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 完整的 USB
    这本书是为开发人员参与设计或编程 使用通用串行总线 (USB) 接口的设备。如果您是一个硬件 设计器,如果你写固件驻留在内的 USB 设备,或者如果你写 与设备通讯的应用程序,这本书是为你。 USB 是足够多才多艺,以达致多个设备的功能。熟悉 USB 外围设备包括鼠标、 键盘、 驱动器、 打印机、 扬声器、 和摄像机。 USB 也是适合数据采集单元、 控制系统、 及其他 具有专用功能,包括一种设计的设备。权 选择的设备硬件、 软件驱动程序和开发工具和技术 可以缓解的路径设计设备,执行其职能而不 错误或用户的恶化。这本书将指导您一路走来。
    2023-01-04 22:20:03下载
    积分:1
  • pprobar
    ES A PRACRICA 2 DEL LABORATORIO DE DIGITAL
    2013-12-09 04:26:42下载
    积分:1
  • IEEE Standard for Verilog 2005
    IEEE Standard for Verilog 2005
    2017-06-05 13:53:12下载
    积分:1
  • qpsk_demod_use_FPGA
    根据软件无线电的思想,提出了一种新颖的数字信号处理算法,对QPSK信号的相位进行数字化处理,从而实现对QPSK信号的解调.该算法允许收发两端载波存在频差,用数字锁相实现收发端载波的同步,在频偏较大的情况下,估算频偏的大小,自适应设置环路的带宽,实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台,并用Virtex-II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点,符合未来通信技术发展的方向。(According to the idea of software radio, a novel digital signal processing algorithm, the phase of QPSK digital signal processing, enabling the demodulation of QPSK signals. This algorithm allows the sending and receiving ends of the carrier frequency difference exists, using digital phase-locked to achieve synchronization of sending and receiving end of the carrier, in the case of large frequency offset, frequency offset estimation of the size, adaptive set the loop bandwidth to achieve shorter acquisition time and better noise performance. The whole design is based on the company XILINX ISE development platform, and Virtex-II series with the FPGA. FPGA realization of a modem with a small size, low power consumption, high integration, software upgrades available, the characteristics of strong interference interference, in line with the future direction of ICT development.)
    2010-12-06 10:52:36下载
    积分:1
  • auk_sdsdi
    说明:  用于FPGA设计的代码(Verilog代码),在FPGA设计中的高速串并转换,时钟提取,对齐处理等功能(for FPGA design ,written by Verilog HDL the functions include SERDES , CDR and so on)
    2020-11-11 12:39:44下载
    积分:1
  • 电梯的vhdl设计,6层楼含开关门,警报,内部请求,外部请求
    电梯的vhdl设计,6层楼含开关门,警报,内部请求,外部请求-Vhdl elevator design, six floors with switch doors, alarm, internal requests and external requests
    2022-06-27 17:04:01下载
    积分:1
  • VGA
    verilog vga 图像处理(verilog vga)
    2013-10-15 19:00:16下载
    积分:1
  • 多进制数字频率调制(MFSK)系统VHDL程序
    多进制数字频率调制(MFSK)系统VHDL程序-Multi-band digital frequency modulation (MFSK) system VHDL procedures
    2022-04-13 12:32:15下载
    积分:1
  • 24_Timer
    使用Verilog编写的24位定时器,具有apb 总线接口,可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
    2021-04-27 21:38:44下载
    积分:1
  • fft变换三个中的一个(站长:三个代码算一个)
    fft变换三个中的一个(站长:三个代码算一个)-one of the three fft transfermation code
    2023-06-12 17:40:03下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载