网站首页

VGA VERILOG 彩条显示，绝对可用，适合有解码芯片的板子加载

于 2022-02-10 发布文件大小:862.38 kB

 0  102

下载积分: 2 下载次数: 1

我要下载

代码说明：

绝对可用，仿照了很多代码修改而来，理解简单，只要细细阅读绝对明白，而且以后可以移植到其他程序里。顶端程序看似复杂，其实简单。module vga_module ( CLK_50M, RSTn, VGA_HS, VGA_VS, VGA_BLANKn, DAC_CLK, VGA_R, VGA_G, VGA_B 请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

gcounter1
数字钟vhdl实现，在线测试无误，具有闹钟，对表功能(Digital clock vhdl implementation, online testing is correct, with alarm, the table function)

2013-10-19 22:06:16下载

积分：1
固定长度 32 位乘法器
32 位有符号乘法 33 周期中的，它可以轻松地提高到可变延迟乘数，可以计算出这个乘数。

2022-07-15 11:53:06下载

积分：1
SD 基于引用 verilog CRC7 计算器
能为 sd 和 eMMC 参考，基于 verilog 的计算器计算 crc7，你会喜欢它。很好，说的源代码是太瘦了，没问题，但是你能感觉到，代码本身是很好的尽你所能 see.also，包含.exe 程序计算，其中你可以竞争。

2023-08-31 18:45:04下载

积分：1
alu
the 8 bit alu by verilog

2011-05-26 11:25:43下载

积分：1
DS1302
基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。(DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.)

2014-06-26 15:53:06下载

积分：1
DDS
基于FPGA器件的DDS设计实现中的一个核心部分就是波形存储表的设计。首先采用LPM_ROM和 VHDL选择语句这两种方法进行波形存储表的设计和比较分析然后考虑到硬件资源的有限性及DDS的精度要求,对这两种方法的程序进行了优化最后对这两种方法设计的程序进行仿真和硬件调试。结果表明:采用这两种方法都能有效地实现DDS中波形存储表的设计。 (DDS-based FPGA devices designed to achieve one of the core of the waveform is stored in table design. First of all, choose to adopt LPM_ROM and VHDL statements of these two methods for the design waveform storage tables and comparative analysis and then, taking into account the limited hardware resources and the accuracy of DDS, the two methods to optimize the process the last of these two methods of process design simulation and hardware debugging. The results showed that: the use of these two methods are all effective ways to achieve the DDS waveform stored in the table design.)

2009-05-24 10:56:30下载

积分：1
bignum
a big number class and a calculator using the class

2012-12-25 10:14:31下载

积分：1
DAC0832
DAC0832 VHDL源程序一个适合初学都的程序 (DAC0832 VHDL source code of a program suitable for both beginners)

2010-05-07 20:13:47下载

积分：1
rs_decode_31
RS码的FPGA编码文件，QUARTUS工程(The RS codes FPGA encoded file, QUARTUS engineering)

2013-03-11 19:21:46下载

积分：1
Verilog_Ip_RAM
说明： altera ram ip教程。对RAM进行读写操作，写32个数据到RAM中，再将写入的32个数据从RAM中读出。(altera ram ip.write data to ram and read the data from the ram.)

2020-08-17 11:38:21下载

积分：1

696518资源总数
105949会员总数
22今日下载

VGA VERILOG 彩条显示，绝对可用，适合有解码芯片的板子加载

0 个回复

热门标签

热门下载