-
these files are written in verilog but i am uploading in text format
these files are written in verilog but i am uploading in text format
- 2022-01-26 00:53:26下载
- 积分：1
-
polar_encoder_1024 (1)
该部分的主要功能是完成基于FPGA的polar码编码。(The main function of this part is to complete the FPGA-based polar code coding.)
- 2021-01-10 16:58:50下载
- 积分：1
-
mul
实现有限域中乘法，输入二个普通二级制数，输出在本原多项式的乘法结果(Achieve limited multiplication field, enter the number of two-tier system of two ordinary output in primitive polynomial multiplication results)
- 2014-01-12 22:52:38下载
- 积分：1
-
篮球24秒可控计时器设计
用VHDL语言设计篮球24秒可控计时器功能说明：1.具有24秒计时、显示功能； 2.设置外部按键，完成清零、暂停、恢复控制； 3.24秒倒计时，时间间隔为1s； 4.时间到后发出报警信号，并在3s后解除。
- 2022-05-28 22:06:17下载
- 积分：1
-
In the International Standards Organization Open Systems Interconnect (OSI) refe...
在国际标准组织开放式系统互联（OSI）参考模型下，以太网是第二层协议。10G以太网使用ＩＥＥＥ（电气与电子工程师学会）802.3以太网介质访问控制协议（ＭＡＣ）、ＩＥＥＥ 802.3以太网帧格式以及ＩＥＥＥ 802.3最小和最大帧尺寸。-In the International Standards Organization Open Systems Interconnect (OSI) reference model, Ethernet is the second-layer protocol. 10G Ethernet using the IEEE (Institute of Electrical and Electronics Engineers) 802.3 Ethernet Media Access Control Protocol (MAC), IEEE 802.3 Ethernet frame format, as well as the minimum and maximum IEEE 802.3 frame size.
- 2022-04-21 05:06:12下载
- 积分：1
-
FPGA锁相环实验
说明： FPGA锁相环实验：
顶层文件加底层IP文件构成
top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)
- 2020-06-22 04:00:01下载
- 积分：1
-
pedometer
本文设计了基于加速度传感器的计步器，并通过仿真以及实际调试得到了相应的结果的记录。本实验首先通过加速度传感器检测目标物体的运动，产生脉冲，将脉冲放大后经过施密特触发器整型为方波，并给出了方波的调试电路图。然后编写程序，利用D触发器检测方波的上升沿，当上升沿到来时，计数，并对十位、个位分别编码，然后由使能信号交替控制数码管输出结果。本文给出了仿真以及调试的程序、结果。(This article is designed pedometer-based acceleration sensor and the corresponding results recorded by simulation and debugging. The experiments by first acceleration sensor detects the movement of the target object, generates a pulse, the pulse amplification is a square wave after the Schmitt trigger integer, and gives the the debug circuit diagram of a square wave. Then write procedures, the use of the rising edge of the detection of the square wave of the D flip-flop, when the rising edge, the count, and ten bits are encoded, and then alternately by the enable signal output of the digital control. In this paper, a simulation and debugging procedures, results.)
- 2013-03-13 08:58:22下载
- 积分：1
-
算术逻辑单元4位
应用背景算术逻辑单元程序为4。执行右移，左移，multiplication.addition和分工，subtraction.no数学符号的使用。ALU具有多种输入和输出的网，这是共同的电气连接，用于传输数字信号之间的逻辑和外部电路。当一个ALU操作，外部电路将信号输入的ALU，响应的，ALU产生和传递信号到外部电路通过输出。关键技术算术运算添加：一个和乙的总和，并出现在。加随身携带：一、乙方及随身携带，并将之以。减：从一个（或反之亦然）中减去，并且在不同的情况下出现开展。对于这个功能，进行有效的“借”指示器。此操作也可用于比较的大小的一个在这种情况下，输出可以被处理器忽略，这是唯一感兴趣的状态位（特别是零和消极的），结果从操作。减去与借用：从一个（或反之亦然）与借用（进行）和差异出现在和进行（借用）。两者的补充（否定）：一个（或一个）是从零开始，并且在Y的差异出现。增量：一个（或乙）增加了一个和由此产生的值出现在Y。递减：一个（或乙）是由一个和由此产生的值出现在Y。通过：所有的一个（或乙）位出现未修改的。此操作通常用于确定操作数的奇偶性或者它是否为零或负。
- 2022-04-11 15:55:04下载
- 积分：1
-
基于Xilinx FPGA实现PS2键盘鼠标接口。版本1.0
基于Xilinx FPGA实现PS2键盘鼠标接口。版本1.0-Based on Xilinx FPGA realize PS2 keyboard and mouse interface. Version 1.0
- 2022-07-22 17:23:31下载
- 积分：1
-
verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，11...
verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，11-12章-Verilog HDL 135 cases Guide : Verilog HDL language similar to the C language, to facilitate learning. This document with the source code 11-10-12 Cap
- 2022-04-21 11:48:36下载
- 积分：1
