-
S05_example_Network
vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)
- 2020-06-17 11:40:02下载
- 积分：1
-
RISC
说明： URISC的RTL级设计，Verilog代码(Design: URISC RTL Verilog)
- 2019-06-16 23:07:39下载
- 积分：1
-
1024
1024点fft verilog hdl-1024-point fft verilog hdl
- 2022-05-31 03:08:59下载
- 积分：1
-
Verilog code for RS
Verilog code for RS-(255,239) encoder.
- 2022-02-02 19:13:13下载
- 积分：1
-
xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。...
xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。-Xilinx xc9572 cpld achieve servo motor controller, motor control output, Incremental encoder and the reader.
- 2022-07-13 06:40:13下载
- 积分：1
-
硬件快速乘法
应用背景对阵列的快速乘法的VHDL代码。作为主成分分析的项目的一部分，在FPGA。在可重构硬件平台实现的时候，该代码被开发，使矢量二进制乘法运算速度快。该程序可以在Xilinx Xise自如，可以在任何Xilinx FPGA编程。 ； ； ； ； ； ； ； ； ； ； ； ； ；关键技术该项目可开喜色从Xilinx。所有代码都是用VHDL和接收两个向量是mutliplied进行保存加法器加速增殖过程。最后的总和计算纹波进位加法器。操作数的长度是16位，结果是32位加一。
- 2023-02-03 01:15:04下载
- 积分：1
-
基于FPGA的vga显示
实现基于FPGA的vga显示，亲测能编译得过，不同开发版应该要相应改动（PS: 不太了解）
- 2022-08-09 04:41:39下载
- 积分：1
-
一种新的FIFO实现方法,verilog描述，通过modelsim 6.0 仿真，Quartue综合...
一种新的FIFO实现方法,verilog描述，通过modelsim 6.0 仿真，Quartue综合-FIFO realize a new method, verilog description, modelsim 6.0 through simulation, Quartue integrated
- 2023-01-18 15:40:03下载
- 积分：1
-
扰码器Verilog
实现扰码的功能，主要为64位在pcs子层传输的扰码器设计(To achieve the functions of scrambling code)
- 2020-10-17 17:27:27下载
- 积分：1
-
StopWatch
This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.
- 2013-10-04 00:53:49下载
- 积分：1
