登录
首页 » VHDL » 一个模拟ISA界面的简易小程式,简单易懂

一个模拟ISA界面的简易小程式,简单易懂

于 2022-07-24 发布 文件大小:532.62 kB
0 23
下载积分: 2 下载次数: 1

代码说明:

一个模拟ISA界面的简易小程式,简单易懂-ISA interface, a simple simulation of a small program, easy-to-read

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 语言和 vhdl 文件
    库 ieee ; 使用 ieee.std_logic_1164.all ; 使用 ieee.std_logic_arith.all ; 使用 ieee.std_logic_unsigned.all ; 实体三叶因子 1 是 端口 ( 赤  角: 在 std_logic ; rst: 在 std_logic ; q1: std_logic 出) ; 结束三叶因子 1 ; 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-07-03 16:30:03下载
    积分:1
  • 参数化FFT源代码,点数和位宽可变,内附testbench和说明文档
    参数化FFT源代码,点数和位宽可变,内附testbench和说明文档-parameters of the source code FFT, counting and variable bit-enclosing testbench and documentation
    2022-02-20 03:06:01下载
    积分:1
  • io_uart
    verilog设计的32位IO口扫描后通过串口发送到计算机(Verilog design of 32 bit IO export after scanning through the serial port to the computer)
    2012-12-27 00:05:01下载
    积分:1
  • ModelSim waveform can be compared to the current functional simulation with a re...
    ModelSim的波形比较的功能可以将当前仿真与一个参考数据(WLF文件)进行比较,比较的结果可以在波形窗口或者列表窗口中查看,也可以将比较的结果生成一个文本文件-ModelSim waveform can be compared to the current functional simulation with a reference (WLF paper ), the results can be compared in the waveform window or window List View, it will also compare the results generate a text file
    2023-05-21 00:20:02下载
    积分:1
  • FPGA_emif
    接口模块,通过对高位地址的编码可实现在一个FPGA中配置四个独立的功能模块,每个功能模块具有一个带FIFO的输出口和13个独立的可由DSP读写的寄存器,寄存器功能可自定义。模块还包含两个全局寄存器,可实现全局复位,中断等功能。该模块以应用于实际的项目中,目前运行良好(FPGA to emif)
    2020-12-04 10:59:26下载
    积分:1
  • 用于故障检测的正交拉丁方算法
    纠错和单故障检测代码使用正交拉丁方是用VHDL语言写的。
    2022-01-28 15:15:37下载
    积分:1
  • system gen & accel dsp 培训资料
    system gen & accel dsp 培训资料-system gen & accel dsp
    2022-07-25 06:11:31下载
    积分:1
  • GPU_LDPC+硕士毕设论文详解
    QC LDPC的编码译码 代码与论文配套 是研究生毕设 可运行 代码风格优秀(QC LDPC Coding and Decoding Code and Paper Matching are Excellent Style of Running Code for Graduate Students)
    2021-05-14 19:30:07下载
    积分:1
  • 步进电机控制程序,用vhdl实现。可实现电机的正反转控制
    步进电机控制程序,用vhdl实现。可实现电机的正反转控制-Stepper motor control program, using vhdl implementation. Positive inversion of motor control can be realized
    2022-03-03 18:23:56下载
    积分:1
  • StandardSystemVerilog
    这本书主要描述了如何使用system Verilog 建立测试平台和行为级模型(This book will describe how to use the system Verilog test bench and the establishment of behavioral models)
    2010-05-12 10:35:54下载
    积分:1
  • 696522资源总数
  • 104047会员总数
  • 21今日下载