登录
首页 » Verilog » 串口接收模块 Verilog serial port receiver module

串口接收模块 Verilog serial port receiver module

于 2022-02-11 发布 文件大小:3.08 MB
0 126
下载积分: 2 下载次数: 1

代码说明:

串口接收模块 Verilog serial port receiver module,包含bps产生模块,电平检测模块和控制模块

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • xapp460
    说明:  利用FPGA实现TMDS接口标准,可用于DVI以及HDMI接口的FPGA实现(含文档)(Video Connectivity Using TMDS I/O in Spartan-3A FPGAs)
    2021-04-13 11:48:56下载
    积分:1
  • alu
    verilog code for 8 bit alu
    2015-06-30 18:49:10下载
    积分:1
  • imports
    displayport 参考设计,可以对比自己工程做验证,另有参考设计XAPP1178未找到,采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)
    2021-01-11 16:58:50下载
    积分:1
  • I2C_read
    说明:  I2C读程序,通过状态机描叙,仿真达到要求(I2C Reading, depicts through the state machine, called Simulation)
    2006-04-07 15:51:19下载
    积分:1
  • CORDIC,求正弦和余弦算法
    cordic求正弦和余弦函数,包含三个文件,一个顶层,一个cordic迭代模块,一个频率字输入模块,最后呈现的波形就是正弦和余弦的样式。 cordic算法采用流水线结构,共迭代7次,简单实现了下,仅供参考,未做时序约束。
    2022-04-02 09:30:34下载
    积分:1
  • ozgul2013
    Digital pre-distortion (DPD) is an advanced digital signal-processing technique that mitigates the effects of power amplifier (PA) nonlinearity in wireless transmitters. DPD plays a key role in providing efficient radio digital front-end (DFE) solutions for 3G/4G basestations and beyond. Modern FPGAs are a promising target platform for the implementation of flexible wireless DFE solutions, including DPD.
    2019-01-05 18:20:30下载
    积分:1
  • 在ALTERA的Verilog代码的VGA显示电路板
    应用背景它是电路描述Verilog读取存储的图像在RGB格式从快闪记忆体,Altera de2-115板,FSM,读取并显示每个像素的VGA端口,它可以被用来作为一个图像加速器,或作为一种补充更复杂的设计。关键技术的VGA格式是广泛应用于工业,那里是许多更快的图像显示协议作为DVI,HDMI,但了解VGA是必要的了解别人图像显示协议,因为它是最简单的,它们是相似的,但数字信号是sended。
    2022-03-21 20:38:59下载
    积分:1
  • LS165
    LS165移位寄存器的verilog语言编写(The writing of the Verilog language of LS165 shift register)
    2020-11-22 22:59:34下载
    积分:1
  • 数字信号处理的FPGA实现-第三版-verilog源程序
    数字信号处理的FPGA实现, 包括了FPGA基础知识,浮点运算,信号处理的FIR FFT等,附录包含源代码(Digital signal processing FPGA implementation, including the basic knowledge of FPGA, floating point operations, signal processing FIR, FFT, etc., the appendix contains the source code)
    2017-08-06 17:38:33下载
    积分:1
  • multiplier
    32位乘以32位乘法器,由datapath 和控制中心组成,输出64位结果(32bits by 32 bits multiplier )
    2012-03-26 11:55:39下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载