-
microsemi
说明： microsemi的Libero IDE 软件内部IP核详解(Microsemi's Libero IDE software internal IP kernel details)
- 2021-03-31 10:09:09下载
- 积分：1
-
数字系统实施和外围设备接口
这些文件是可以帮助我们初学者在超大规模集成电路与 FPGA 设备接口的外围设备。ALU 单元介绍算术和逻辑单元的功能和其在 FPGA 中的实现。Mutiplication 和积累股职能有 MAC 单元程序。在电机相接，陡峭电机运行中前进的方向。液晶屏显示程序可以帮助我们在 16 × 2 显示中显示的 ASCII 字符。串行通讯程序将传输和接收字符从和到的 FPGA 和 PC。
- 2022-02-14 12:34:33下载
- 积分：1
-
PCPU设计代码
说明： RISC 5级流水线CPU，带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)
- 2020-06-24 04:00:01下载
- 积分：1
-
vending-machine
用Verilog实现自动售货机功能，代码较初级。易懂，内含test文件。(Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.)
- 2013-11-30 20:25:34下载
- 积分：1
-
pc_cfr_test_v3_1c
一个关于降低现代通信系统中高峰均比信号的matlab算法，对于研究数字预失真基于FPGA实现的有一定作用！(A modern communication system on the lower than the peak signal matlab algorithm for FPGA-based study of digital pre-distortion to achieve a certain effect!
)
- 2011-07-07 22:01:17下载
- 积分：1
-
is61lv25616 (1)
verilog测试，fpga测试片外sramis61lv25616，256个k个字，16位，比较难调(it is fpga is 61lv25616 simple verilog program,complete sram read and write.it can read and write .)
- 2020-12-09 15:39:18下载
- 积分：1
-
220model
quartus 的220model 与 altera mf的库 用于fpga的modelsim仿真过程中添加到工程里面(the libary of 220 model and altera mf when we simulate the fpga project by modelsim)
- 2020-07-04 11:00:01下载
- 积分：1
-
eth_send
清华大学sdr项目，网口代码。Verilog编写。很实用。希望大家喜欢。(Tsinghua University sdr project, network interface code. Verilog preparation. Very practical. Hope you like it.)
- 2010-09-26 14:43:28下载
- 积分：1
-
dpll
数字锁相环 dpll的 编译通过,使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计,以及对其性能进行分析和计算机仿真的具体方法(Digital phase-locked loop dpll compiler through the use of verilog HDL language on the phase-locked loop FPGA-based digital system design, as well as its performance analysis and computer simulation of specific methods)
- 2017-04-04 23:13:28下载
- 积分：1
-
testbench
说明： altera 最新的CYCLONE IV的pci-e核的testbench，VHDL源程序。(altera latest CYCLONE IV of the pci-e core testbench, VHDL source code.)
- 2010-04-22 10:20:24下载
- 积分：1
