网站首页

FPGA数字钟

于 2022-02-13 发布文件大小:1.99 MB

 0  135

下载积分: 2 下载次数: 2

我要下载

代码说明：

基于xilinx公司的Basys2开发板开发的FPGA数字钟，实现了时钟、闹钟和秒表等功能,同时包含了测试程序。使用Verilog语言编写，开发软件为Xilinx ISE Design Suite 13.4。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

E5_1_AskMod
matlab仿真2ask和4ask.可观察信号的时域波形和频谱图。(Matlab simulation 2ask and 4ask. Can observe the signal time domain waveform and spectrum.)

2021-03-08 17:29:28下载

积分：1
Nexys-4-DDR-XADC
Nexys-4-DDR-XADC 开发板demo(Nexys-4-DDR-XADC e.v. Board demo)

2018-12-07 15:33:22下载

积分：1
20753
基于VHDL的FPGA开发快速入门·技巧·实例 ,电子工程师创新设计必备宝典系列之FPGA开发全攻，未来，FPGA 开发能力对工程师而言将成为类似C 语言的基础能力之一，面对这样的发展趋势，你还能简单地将FPGA 当成一种逻辑器件吗？还能对FPGA 的发展无动于衷吗？(基于VHDL的FPGA开发快速入门·技巧·实例 )

2013-12-19 09:33:31下载

积分：1
VGAzifuxianshi
用VERILOG编写的VGA字符显示，可以在电脑屏幕上显示字符,已通过测试(Prepared with the VERILOG VGA character display, can display characters on a computer screen, has been tested)

2011-01-01 14:50:47下载

积分：1
vivado 从此开始配套资料
说明： vivado入门使用介绍，初学者入门学习(vivado Instructional pdf)

2020-07-04 18:00:01下载

积分：1
基于FPGA的lcd1202驱动
总4个模块。lcd_test顶层调用矩阵和lcd_1602,lcd_diver是写时序，lcd_ctrl是初始化及用户模式（即正常工作状态：发指令；数据和位置）。key_board矩阵驱动，已经过版级验证即按相应按键能在lcd上显示。

2022-09-13 18:30:04下载

积分：1
nco11000
实现输入一正弦波和噪声的叠加，介绍详细欢迎下载(The input of a superposition of sine wave and noise introduced in detail)

2010-05-16 14:19:53下载

积分：1
800 x 600 60 Hz VGA 控制器 FLEX10
800 x 600 60 hz VGA 控制器。简单的 verilog 代码。软件项目包括。

2023-08-31 17:50:05下载

积分：1
cntl_ddr3(xilinx)
xilinx ddr3最新VHDL代码,通过调试(xilinx ddr3 latest VHDL code through debugging)

2007-12-05 23:03:10下载

积分：1
cntrlr
verilog code for bus controller

2014-03-19 15:17:24下载

积分：1

696516资源总数
106442会员总数
11今日下载

FPGA数字钟

0 个回复

热门标签

热门下载