登录
首页 » Verilog » FPGA数字钟

FPGA数字钟

于 2022-02-13 发布 文件大小:1.99 MB
0 120
下载积分: 2 下载次数: 2

代码说明:

基于xilinx公司的Basys2开发板开发的FPGA数字钟,实现了时钟、闹钟和秒表等功能,同时包含了测试程序。使用Verilog语言编写,开发软件为Xilinx ISE Design Suite 13.4。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sp6ex5
    说明:  xilinx SP6系列的3-8译码器实现(Implementation of Xilinx SP6 Series 3-8 Decoder)
    2020-06-22 21:40:01下载
    积分:1
  • DE1 SOC D5M两相机
    应用背景两个摄像头,一个FPGA。相机都可以显示在VGA显示器采用开关[ 5 ]。关键技术ccd_capture V / V。i2c_ccd_config V / V。i2c_controller V / V。raw2rgb V / V。seg7_lut V / V。vga_controller V / V。
    2022-09-14 14:45:03下载
    积分:1
  • 电压采集系统
    FPGA接AD模块通过数码管显示电压数据,将模拟信号转换成数字信号进而通过数码管实时显示电压,相当于一个简易的电压表。
    2022-06-01 05:05:07下载
    积分:1
  • divider
    用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)
    2020-11-19 11:39:37下载
    积分:1
  • UC1608-24064
    UC1608 24064驱动 COG LCD驱动程序(UC1608 24064)
    2011-09-09 08:24:24下载
    积分:1
  • fpga
    说明:  中科院FPGA的课件!纯英文,比较简单,适合刚刚接触FPGA的小白!(Chinese Academy of Sciences FPGA courseware! Pure English, relatively simple, suitable for Xiaobai who just came into contact with FPGA!)
    2020-03-19 14:19:16下载
    积分:1
  • ADC_Ctrl
    简单的12位的AD转换实现,模数转换,实现模拟量转化为数字量,并在液晶显示屏上显示出转化结果,我自己下载到板子,运行正常.
    2022-03-26 09:04:08下载
    积分:1
  • DDS_signal_genarator
    这是一个利用verilog语言编写的信号发生器的例子,值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
    2013-12-23 10:12:52下载
    积分:1
  • lsd
    按键控制LED流水灯;按键1按下前8个灯从左到右依次点亮,按键2按下中间前8个灯从左到右依次点亮,按键3按下所有灯全亮(Water control button LED lights sequentially lit buttons the eight lights left to right 1 Press button 2 press from left to right is lit in the middle eight lights, key 3 Press All full bright light)
    2012-10-17 18:23:36下载
    积分:1
  • VHDLexample
    VHDL开发程序,有程序仿真的截图,方便验证调试结果。并有程序说明(VHDL 驴 陋 垄 鲁 脤臑貌 拢 卢 脫臑 鲁 脤臑貌 脗脮忙渭脛 陆 脴脥 录拢卢路陆卤 茫脩茅脰 陇 渭 梅 脢脭 陆 谩 鹿 没 隆 拢 虏 垄 脫臑 鲁 脤臑貌脣渭脙 梅)
    2008-04-10 16:11:04下载
    积分:1
  • 696518资源总数
  • 105918会员总数
  • 20今日下载