登录
首页 » Verilog » 有限状态机

有限状态机

于 2022-02-13 发布 文件大小:145.30 kB
0 86
下载积分: 2 下载次数: 1

代码说明:

有限状态机的一段式、二段式以及三段式写法的对比

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 伺服电机主控制系统简单模拟实现
    伺服电机主控制模块输入输出特性的简单模拟实现,输入目标电压及反馈的当前电压,输出对电机的控制脉冲波形(The simple simulation of the input and output characteristics of servo motor main control module, the input is target voltage and feedback is the current voltage, the output is the motor control pulse waveform)
    2017-07-25 11:16:26下载
    积分:1
  • addersubtractor
    AVIAddXSubs是一个简单易用的免费程序,用于转换原始srt文件的字幕视频。如果您的硬件播放机无法直接从srt显示字幕,或者即使这样做,结果也不令人满意,那么它的服务将非常有用。使用AVIAddXSubs并转换srt,您可以使用多种选项来配置有关字体、字体大小的字幕;
    2023-08-03 16:50:02下载
    积分:1
  • 基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU
    基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU,内含源代码和实验设计报告及实验仿真截图,与大家共享~
    2023-07-31 04:30:04下载
    积分:1
  • ofdm_integration
    整合的OFDM调制解调方法,matlab文件,modelsim仿真(Integration OFDM modulation and demodulation method, matlab file, modelsim simulation)
    2012-09-03 17:13:35下载
    积分:1
  • BNN-PYNQ-master
    在PYNQ-Z1上搭建二值神经网络(BNN)(Building two value neural network (BNN) on PYNQ-Z1)
    2018-01-15 11:34:33下载
    积分:1
  • 写一个Verilog描述签署4位加法器/减法器。
    应用背景写一个Verilog描述签署4位加法器/减法器。该模块fi定义是:模块add4(cout,总和,A,B,CIN,复位,时钟,添加)输入[3:0] A,B;输入CIN,复位,时钟,加;1 / 0 / /添加=表示加法/减法输出[3:0]总和;输出cout;。..模块然后,请将测试设备的fi贴我提供证明的正确性你的设计。什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软的警察关键技术什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软拷贝什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软拷贝什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软拷贝
    2022-11-12 15:05:04下载
    积分:1
  • based-on-fpga
    基于fpga的电子血压计。pdf文档,好用,内容清楚简单,转载而来(Electronic sphygmomanometer based on fpga)
    2013-12-05 10:57:22下载
    积分:1
  • Verilog RS232代码
    Verilog RS232代码, 分为三个模块,时钟产生模块,发送数据模块,接收数据模块。 整个工程的功能是,你从串口上位机发送什么数据,串口就将该数据重新发送回上位机
    2023-02-16 19:05:04下载
    积分:1
  • c8051fPLL
    说明:  C8051F的一个特点就是可以倍频到100M。近来用到。在单片机的调试通过其PLL倍频函数。供用到的朋友参考和借鉴。(One feature is the ability C8051F multiplier to 100M. Recently used. In MCU debugging functions through its PLL multiplier. Used for reference for a friend.)
    2021-03-04 12:39:32下载
    积分:1
  • 如何使用FFT ip core--verilog
    应用背景 在图像处理领域中,及数字信号处理中,很多时候需要用到FFT(快速傅里叶变换)。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂,这里提供FFT进行256点的快速傅里叶变换,并给出测试激励。仿真全部通过,基于ISE14.2  xilinx公司提供的IP核。 关键技术快速傅里叶变化并没有那么神秘,程序中有注释,可以不看公司的手册就可以简单实用FFT IP核了。 这里我们并不是编写FFT核,二是利用xilinx公司提供的IP核,本工程就是教你如何使用FFT核。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂。 读者可以使用MaTLAB仿真,同FFT ip核的结果进行对比,可以更好的理解FFT变换
    2022-05-14 02:40:11下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载