-
加密算法的 VLSI 实现
你好，每一个
这是实现的 RC4 加密算法，开发基于从互联网采取的想法
它是非常易于使用：
的步骤： 1：首先，发出复位 (rst)
步: 2:将密码字节--加载到的 password_input 端口。密码的长度是 KEY_SIZE
一步： 3：执行密钥扩展的问题 768 时钟
一步： 4：该模块丢弃根据 RFC 4345 流的第一次弱字节 1536年时钟稍候。
一步： 5：现在，您应该开始接收通过输出总线，一个字节的伪随机流每个时钟。Output_ready 信号信号在输出 K.当存在一个有效的字节时
加密：
通过互联网通信需要对传输数据的每一位应该是很高安全加密虽然因此转移 RC4 来玩。这种算法瀑布流密码，可在其中一点一点地执行加密的类别下。
- 2022-05-17 15:31:05下载
- 积分：1
-
DCT
用verilog语言实现DCT编解码
附有DCT的说明(Using Verilog language realize DCT codec with a description of DCT)
- 2020-11-14 15:19:41下载
- 积分：1
-
New-Folder
to learn bout development of vhdl code
- 2014-03-15 16:21:38下载
- 积分：1
-
lcd_1206
Verilog控制lcd1206显示源程序(Verilog control lcd1206 display source program)
- 2017-12-13 18:19:37下载
- 积分：1
-
BLDCM-based-on-NIOS
基于NIOSII的无刷直流电机控制器设计
庄任勤
大连海事大学
硕士论文
电力电子与电力传动
2009年6月
本文介绍了无刷直流电机的工作原理，研究了无刷直流电机的PWM调制方式，实现了基于Nios软核的无刷直流电机控制系统的SOPC设计。系统硬件包括以FPGA为核心的控制电路和用于电机驱动的三相全桥逆变电路，对FPGA及其外围设备的选择和逆变电路的设计做了大量研究工作。软件设计包括在Quartusn中用vHDL语言生成的位置检测模块、电机控制模块和PID调节器的IP核以及在 SOPCBullder中实现NioSH软核和外围IP核的定制和控制软件的设计。重点对PID调节器的FPGA实现做了一些探讨。
本文针对逆变电路的工作方式，运用PWM调制技术，做了全桥调制和半桥调制实验，并对实验结果进行了分析。实验表明，本无刷直流电机控制系统运行性能良好，调试方便，开关噪音小，升级换代容易，为后续的研究工作提供了基础和借鉴。(June 2009 based on the NIOSII the brushless DC motor controller design the Zhuang Renqin Dalian Maritime University Thesis power electronics and electric drive)
- 2013-05-21 09:50:47下载
- 积分：1
-
uart-gen.rar
uart-gen.rar,是关于异步通信的1.在内部环路测试没有问题，逻辑应该基本是没有问题的。但是如果转成外部通讯的话，看一下数据输入和输出时候的同步性。
2.用逻辑分析仪或者chipscope抓一下错误的数据，看能不能找到错误发生的规律。
3.请关注一下波特率的设置：在内部测试的时候是不是和外面接收时候一样，注意到波特率和频率的关系。
4.将ucf里面io试着换一下，查一下io的驱动能力，还有io最好不要悬空，接弱上拉看看。
- 2022-01-25 21:16:56下载
- 积分：1
-
fftshixian
基于FPGA编写的verilog代码，在xilinx上仿真实现FFT变换(FPGA-based verilog code written in xilinx FFT transform Simulation)
- 2015-04-05 11:42:08下载
- 积分：1
-
110819_1
基于sopc的lcd时钟，开发工具为nios ii和quartus ii9.0(Based on sopc the lcd clock, development tools for the nios ii and quartus ii9.0)
- 2011-08-22 10:28:50下载
- 积分：1
-
UDP
用FPGA中的三速以太网来实现UDP通信，功能强大(With a triple-speed Ethernet in the FPGA to implement UDP communication, powerful)
- 2013-03-08 18:27:38下载
- 积分：1
-
跨时钟域的异步fifo设计
跨时钟域的异步fifo设计设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。 一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处理（work off）两个时钟，因此在大多数情况下，FIFO工作于独立的两个时钟之间。然而，我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到，但它为更多的复杂设计搭建一个平台，这是非常有用的
- 2022-03-07 13:16:39下载
- 积分：1
