-
这是一个实现串口通讯,发送与接收的源程序。用最简单的方法进行串口调试...
这是一个实现串口通讯,发送与接收的源程序。用最简单的方法进行串口调试-This is a Serial communication, send and receive the source code. The simplest way to use serial port for debugging
- 2023-05-11 10:45:02下载
- 积分：1
-
1602驱动程序的例子
1602 driver example
- 2022-06-02 13:55:29下载
- 积分：1
-
采用IAR在线调试ADI公司基于ARM7内核的ADUC7026的DAC代码
采用IAR在线调试ADI公司基于ARM7内核的ADUC7026的DAC代码-IAR debug using online ADI Corporation ADUC7026 based on ARM7 core of the DAC code
- 2022-02-12 03:08:45下载
- 积分：1
-
单片机编程的bcd码和hex码的互换，BCD2HEX
例子：
c=BCD2HEX(0x255) //255 转成HEX为0xff
c=HE...
单片机编程的bcd码和hex码的互换，BCD2HEX
例子：
c=BCD2HEX(0x255) //255 转成HEX为0xff
c=HEX2BCD(0xff) //0xff 转成BCD码为 2-microcontroller programming bcd yards and hex code swap BCD2HEX example : c = BCD2HEX (0x255)// 255 to HEX conversion c = 0xff HEX2BCD (0xff)// 0xff conversion of 255 BCD
- 2023-02-28 18:45:03下载
- 积分：1
-
编译为ICC AVR6.25A ATMEGA16L芯片 ad转换
编译为ICC AVR6.25A ATMEGA16L芯片 ad转换-Compiled for the ICC AVR6.25A ATMEGA16L chip ad conversion
- 2022-02-05 20:12:37下载
- 积分：1
-
This article describes two kinds of sub
本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。
关键词：半整数，可控分频器，VHDL, FPGA
-This article describes two kinds of sub-frequency coefficient is an integer or half-integer divider controllable design method. One of them can achieve 50 of the odd-numbered sub-frequency. The use of VHDL language programming, and QUARTERS | | 4.0 simulation, using FPGA chip. Key words: semi-integer, controllable divider, VHDL, FPGA
- 2022-02-04 03:15:26下载
- 积分：1
-
主要考虑处理速度、功耗、程序存储器和数据存储器的容量、片内的资源，如定时器的数量
主要考虑处理速度、功耗、程序存储器和数据存储器的容量、片内的资源，如定时器的数量-Main considerations deal with speed, power, program memory and data memory capacity, on-chip resources, such as the number of timer
- 2023-08-09 18:25:03下载
- 积分：1
-
动态流水灯显示，下载后可在令板上的8个LED循环显示。
动态流水灯显示，下载后可在令板上的8个LED循环显示。-Dynamic water light show can be downloaded on the board in the cycle of eight LED display.
- 2022-03-17 20:30:17下载
- 积分：1
-
在微机上模拟I2C总线的设计中，用并行口的D0（PIN2）模拟SCL信号，用D1（PIN3）模拟SDA信号。根据IIC总线的电平规范...
在微机上模拟I2C总线的设计中，用并行口的D0（PIN2）模拟SCL信号，用D1（PIN3）模拟SDA信号。根据IIC总线的电平规范
-Computer simulation on the design of I2C bus with a parallel port D0 (PIN2) Analog SCL signal, with D1 (PIN3) Analog signal SDA. According to the IIC bus specification level
- 2022-03-16 07:37:53下载
- 积分：1
-
使用8051规则系统的日期表示
利用8051单片机的定时系统进行年月日的显示-use of the 8051 regular system of the date indicated
- 2023-04-30 14:35:03下载
- 积分：1
