登录
首页 » Verilog » 数字系统实施和外围设备接口

数字系统实施和外围设备接口

于 2022-02-14 发布 文件大小:4.73 kB
0 134
下载积分: 2 下载次数: 1

代码说明:

这些文件是可以帮助我们初学者在超大规模集成电路与 FPGA 设备接口的外围设备。ALU 单元介绍算术和逻辑单元的功能和其在 FPGA 中的实现。Mutiplication 和积累股职能有 MAC 单元程序。在电机相接,陡峭电机运行中前进的方向。液晶屏显示程序可以帮助我们在 16 × 2 显示中显示的 ASCII 字符。串行通讯程序将传输和接收字符从和到的 FPGA 和 PC。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 平行 CRC verilog 代码生成器
    平行 CRC verilog生成器已经被写在 c + + 生成一个并行CRC verilog 代码,对于给定的用户定义的数据宽度和 CRC 多项式。这是从 outputlogic.com。这直接执行算法应用于该网站。
    2023-02-23 05:10:03下载
    积分:1
  • 伪随机led
    说明:  伪随机LED灯,实现八位LED灯的随机闪烁以及其它的控制。(Pseudo-random LED lamp)
    2020-06-21 09:40:02下载
    积分:1
  • 人脸识别(3D)
    基于高清视频的3D人脸识别源代码,四万多行,经过FPGA实际验证,最近调试完毕。(The source code of 3D face recognition based on HD video, more than 40,000 lines, has been verified by the actual FPGA, and has been debugged recently.)
    2019-07-01 16:22:46下载
    积分:1
  • 自动增益控制 AGC verilogHDL实现
    自动增益控制 AGC  verilogHDL实现.常用于无线通信、雷达等SDR接收机中。代码高效实现。简单易懂。可作为AGC实现参考或者直接使用。 自动增益控制 AGC  verilogHDL实现.常用于无线通信、雷达等SDR接收机中。代码高效实现。简单易懂。可作为AGC实现参考或者直接使用。 自动增益控制 AGC  verilogHDL实现.常用于无线通信、雷达等SDR接收机中。代码高效实现。简单易懂。可作为AGC实现参考或者直接使用。
    2022-12-28 23:15:05下载
    积分:1
  • multiplay
    连乘,乘法可以用简单的for循环,我这里用的是移位寄存器来做,而且是用来两个移位寄存器(this is a tool that function is multiplay,it use a special way to do multiplay .it will teach you the how to use labview )
    2015-02-04 20:44:16下载
    积分:1
  • 使用DA FIR滤波器
    在此,我设计了一个高面积效率事半功倍,少FIR 滤波器呈现。分布式运算(DA),已被用于 实施的一般版本的不对称位串行方案 FIR滤波器,以4输入的最佳优点基于LUT的 FPGA的结构。此外,我们还推出了 修改在累加器阶段,实现进一步的节约。 所提出的滤波器的设计和与Altera合成 的Quartus II,并实施了的Stratix FPGA器件上。我们的研究结果 相较于以前的LUTless秀降低面积要求 DA架构。
    2023-01-17 04:05:04下载
    积分:1
  • ppm解码器
    说明:  使用verilog实现ppm解码器,功能仿真通过,附设计说明,THU微纳电子系ic设计课大作业。(a ppm decoder written in VerilogHDL, a design document is available)
    2020-11-26 20:09:31下载
    积分:1
  • MotorV2
    基于PID 控制算法的直流电机控制,输出PWM波,很容易用(motor control)
    2011-04-21 23:48:06下载
    积分:1
  • nios2_led_one
    使用nios2点亮一个led灯,使用软件quartus13.0,开发板de2-115(nios2 led quartus13.0 de2-115)
    2013-12-11 14:32:16下载
    积分:1
  • uart
    串口通信通用模块,FPGA Verilog语言 ise,vivado环境(uart,FPGA Verilog, ise,vivado)
    2020-06-22 07:20:01下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载