登录
首页 » VHDL » 伪随机二进制序列无符号 17 位计数器

伪随机二进制序列无符号 17 位计数器

于 2022-02-15 发布 文件大小:95.01 kB
0 157
下载积分: 2 下载次数: 1

代码说明:

这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反,这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。  目前所有的都是有效的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga_12864
    这是基于Nios II的12864液晶点亮程序,包含汉字、字符等(This is a program which is based on Nios II ,its function is light the 12864 LCD that including Chinese characters, characters)
    2012-07-02 17:28:21下载
    积分:1
  • LDPC.DIFFERENT-RATE
    LDPC码不同码率对比,1/2与1/3码率对比。码长512.迭代次数50次。(Comparison of different rate of the LDPC code, 1/2 compared with the 1/3 code rate. 512 yards long. 50 times the number of iterations.)
    2012-11-22 10:49:22下载
    积分:1
  • 一种使用modelsim6简单的解码程序
    A program for a simple decoder using ModelSim6
    2022-02-06 04:44:14下载
    积分:1
  • FIR_poroje
    this project is about FIR FIlter By VHdl codes in the ISE.
    2013-09-29 19:25:16下载
    积分:1
  • FPGA控制AG9226代码
    FPGA控制AG9226进行采样的代码,并用signaltap测试了一下其正确性
    2022-07-21 15:41:56下载
    积分:1
  • TR0114 VHDL Language Reference
    TR0114 VHDL Language Reference
    2022-03-22 11:52:47下载
    积分:1
  • clo
    实现时分秒的计数和校正实现时分秒的计数和校正(Realized and correction of minutes and seconds count)
    2009-12-21 22:52:39下载
    积分:1
  • DE2_CCD_detect
    de2,altera fpga
    2011-04-14 11:14:32下载
    积分:1
  • plldesign
    pll(phase locked loop) is used to fix the circuit to particular frequency
    2014-03-18 17:14:26下载
    积分:1
  • static-timing-analyze
    特权同学主讲的FPGA设计的时序约束专题(STA部分)(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
    2013-07-11 13:23:46下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载