-
代码可以实现HDLC协议，替代PT7A6525芯片功能
代码由Verilog语言编写，可以实现HDLC协议，主要由发送模块、接收模块和cpu接口三个大模块组成，可以替代集成芯片PT7A6525。
- 2022-09-22 21:25:03下载
- 积分：1
-
ap01
一個紅外線感測電路的設計，是經由opa來設計。(An infrared sensing circuit design, is designed by opa.)
- 2011-10-19 14:22:24下载
- 积分：1
-
JTAG
边界扫描技术相关资料，含各个模块的介绍。很有参考价值。(JTAG TAG CONTROLLER)
- 2016-02-24 19:10:03下载
- 积分：1
-
matlab2DPSK
蒙特卡洛仿真图
这个程序对2psk信号进行仿真
前提是把信号能量归一化了
(This programme intend to realize the simulation of 2DPSK through MonteCarlo experiment.
intends
)
- 2013-05-04 13:18:00下载
- 积分：1
-
RIPPLE_COUNTER
Ripple counter using t _filp flop
- 2017-11-16 05:22:36下载
- 积分：1
-
MCU_V_PWM_16bit
单片机通过总线，将占空比和频率送到CPLD/FPGA中，并控制PWM输出.采用Verilog HDL语言编写。(Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.)
- 2020-10-29 09:19:57下载
- 积分：1
-
GPSDECODE
完成GPS的IRIG_B码解码，已经模块化，并且有详细的中文注释(Completed the GPS IRIG_B of decoding modular, and there are detailed notes in Chinese)
- 2021-04-07 16:09:01下载
- 积分：1
-
new
1、PC和寄存器组使用时钟触发。
2、指令存储器和数据存储器存储单元宽度一律使用8位，即一个字节的存储单位。
3、控制器部分可以考虑用控制信号真值表方法（有共性部分）与用case语句方法逐个产生各指令其它控制信号相配合，注意：信号必须与状态配合。。当然，还可以用其它方法，自己考虑。
4、试用的汇编程序，而且必须包含所要求的所有指令。Slt、sltu指令必须检查两种情况：“小于”和“大于等于”；beq、bne指令必须检查两种情况：“等”和“不等”。这段汇编程序必须尽量优化，同时，给出每条指令在内存中的地址。(1, PC and register groups are clocked.
2, the command memory and data memory storage unit width will use 8 bits, that is, a byte storage unit.
3, the controller part can be considered with the control signal truth table method (common part) and with the case statement method to produce each command other control signal match, Note: the signal must be with the state. The Of course, you can also use other methods to consider their own.
4, try the assembler, and must contain all the required instructions. Slt, sltu instruction must check two cases: "less than" and "greater than or equal to"; beq, bne instruction must check two cases: "wait" and "unequal". This assembler must be optimized as much as possible, giving the address of each instruction in memory.)
- 2017-10-19 09:44:13下载
- 积分：1
-
利用程序实现ADC_TLC549采样
本系统利用AD芯片TLC549进行AD采样并在数码管上显示TLC549AD采样程序 在数码管上显示 我们的TLC549AD是独立的模块，没有直接和FPGA链接。所以我们在使用时，要用杜邦线链接起来。视频教程适合我们21EDA电子的所有学习板
- 2022-08-16 16:10:23下载
- 积分：1
-
CPU_Verilog
此代码完成了流水线CPU的设计。其中有ALU，控制模块，UART等verilog代码。(This code completes the design of pipelined CPU)
- 2017-07-06 19:45:33下载
- 积分：1
