登录
首页 » VHDL » 基于FPGA的门级逻辑实现快速乘法运算的verilog源程序。

基于FPGA的门级逻辑实现快速乘法运算的verilog源程序。

于 2022-02-21 发布 文件大小:1.29 kB
0 166
下载积分: 2 下载次数: 1

代码说明:

基于FPGA的门级逻辑实现快速乘法运算的verilog源程序。-FPGA-based gate-level logic implementation of rapid multiplication of the verilog source.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ex11
    说明:  该模块实现了FPGA的uart串口收发功能(The module realizes UART serial port transceiver function of FPGA)
    2020-09-09 11:58:09下载
    积分:1
  • 一些有用的PicoBlaze的来源。
    Some useful PicoBlaze sources.
    2022-01-26 02:08:20下载
    积分:1
  • hdmi
    说明:  HDMI协议的Verilog实现,通过对RGB三个通道分别进行TMDS编码完成,纯原创代码(Verilog implementation of HDMI protocol, through TMDS coding of RGB three channels, pure original code)
    2020-07-28 16:58:46下载
    积分:1
  • GIF图像查看器的VHDL代码
    vhdl code for GIF Image Viewer
    2023-05-09 12:40:03下载
    积分:1
  • altera的关于对数计算的IP core。
    altera的关于对数计算的IP core。-altera calculated on the logarithm of the IP core.
    2022-09-17 13:25:03下载
    积分:1
  • DE2
    DE2-70,NIOS reference file,
    2022-02-01 13:58:03下载
    积分:1
  • PWM for control of motors
    PWM for control of motors
    2022-07-25 05:36:51下载
    积分:1
  • NAND flash控制器VHDL代码
    该资料为基于FPGA 的NAND flash控制器研究,语言为VHDL,代码已通过仿真验证
    2022-01-25 21:00:37下载
    积分:1
  • 四选一选择器,输入四个,输出1个.当NM=00时选A 当NM=01时选B 当NM=10时选C 当NM=11时选D...
    四选一选择器,输入四个,输出1个.当NM=00时选A 当NM=01时选B 当NM=10时选C 当NM=11时选D-four elected a selector, the importation of four, Output 1. When NM = 00 A at the election when NM = 01 am when the election NM B = C 10:00 when the election NM = 11:00 election D
    2023-04-13 16:10:03下载
    积分:1
  • 12_lcd12864
    本实验是用LCD12864显示英文 显示 Our FPGA EDA NIOS II SOPC FPGA(This experiment is shown in English with LCD12864 display Our FPGA EDA NIOS II SOPC FPGA)
    2013-06-26 11:35:54下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载